[Freesom 18]

On 5/21/2021 at 4:22 PM, Turgenev said:

 

Не могу понять почему такая неточность в калибровке вылезла. Ну и судить попал/не попал своей цепью согласования думаю рано, не разобравшись в чем дело.

Похоже калибровка сделана не очень качественно, особенно на Line 3 хорошо видно болтанку прохождения от 0 до -1 дБ, слишком густую для этого короткого образца. Такого быть не должно. В TRL калибровке потом не оказалось шага для обеспечения пассивности структуры, и когда амплитуда у структуры начала вылазить в плюс, полез мусор на характеристике. Постарайтесь установить усреднение, сглаживание, количество точек, не крутить кабели при калибровке и т.д.

On 5/21/2021 at 4:43 PM, Turgenev said:

И сам процесс калибровки на ZVA24

Если интересно, не вижу причины не попробовать сделать fixture deembedding с использованием изготовленных калибровочных мер. Для этого надо откалиброваться на коаксиале 3.5мм начиная с самой нижней частоты ZVA24 - 10 МГц до 4 ГГц и померять изготовленное Through и структуру в оправке Through. Выкладывайте получившиеся два файла .s2p, посмотрим что получается, когда лень делать TRL))) Не знаю подпортят ли результат конденсаторы, но может и нет.

Посмотрите внимательно видео от R&S что к чему и как это работает:

 

 

[Freesom 18]

On 5/21/2021 at 4:22 PM, Turgenev said:

Расчетная частота согласующей цепи 3ГГц.

А это точно согласующая цепь? если у нее минимум отражения на 3 ГГц, то что она с чем сможет согласовать? Или это так, для проверки работоспособности калибровки было сделано? И как с моделированием совпало посмотреть жутко интересно.

[K0nstantin 4]

5 часов назад, Freesom сказал:

А это точно согласующая цепь? если у нее минимум отражения на 3 ГГц, то что она с чем сможет согласовать? Или это так, для проверки работоспособности калибровки было сделано? И как с моделированием совпало посмотреть жутко интересно.

Да, тоже интересно. Если это  график структуры, что ниже под рисунком, то транзистор вряд ли согласуется, у которого на входе вряд ли 50 Ом)
Было бы неплохо, после продолжительных перерывов вкратце описывать проблему, шаги и достигнутые результаты, а то лень перечитывать 5 страниц ))

[Freesom 18]

Да он похоже измеренный touchstone блок нагрузил на сопряженный расчётному импеданс и получил согласование. Ну и там какая-то ненулевая длина дорожки до края платы от широкого полигона остается, которая наверно и сдвинула частоту резонанса. но может и какое-то другое свойство модели привело к непопаданию на почти 100 МГц, надо внимательно посмотреть на модель того, что считалось

[Turgenev 1]

1 минуту назад, Freesom сказал:

Да он похоже измеренный touchstone блок нагрузил на сопряженный расчётному импеданс и получил согласование.

Вообще да. Я это даже в ZVA24 делал, там это называется transform port или типа того.

10 минут назад, Freesom сказал:

Ну и там какая-то ненулевая длина дорожки до края платы от широкого полигона остается

Да и в модели он есть: 

Скрытый текст

https://disk.yandex.ru/d/H36vLCOSG6hUpw

Все еще надеюсь что 100МГц ошибки из-за неточной калибровки.

Думал разом на все ответить, но с deembedding завтра, параметры на работе.

 

[Turgenev 1]

23 часа назад, Freesom сказал:

Выкладывайте получившиеся два файла .s2p

Вот эти файлы.

Скрытый текст

Through 0-4GHz.s2p

TRL DUT 0-4GHz.s2p

В нэте нашел как делать de-embedding в CST, но только если измерить оснастку по отдельности (каждую половинку отдельно):

Скрытый текст

http://www.mweda.com/cst/cst2013/mergedprojects/CST_DESIGN_STUDIO/components/block/deembeddingablock.htm

А как делается 2x thru в CST, если есть только S-параметры through оснастки и DUT в этой оснастке?

 

17 часов назад, K0nstantin сказал:

Было бы неплохо, после продолжительных перерывов вкратце описывать проблему, шаги и достигнутые результаты, а то лень перечитывать 5 страниц ))

1. В CST была разработана модель согласующей цепи для затвора транзистора с импедансом затвора 3.22+j*2.84 на 3 ГГц;

2. Был изготовлен набор для TRL калибровки на ВАЦ ZVA24 и сама согласующая цепь, параметры которой и хочется узнать, исключив влияние подводящих линий передачи;

3. Сейчас обсуждаем результаты измерений на этом наборе))

[Freesom 18]

15 hours ago, Turgenev said:

Все еще надеюсь что 100МГц ошибки из-за неточной калибровки.

Внёс на мой взгляд минимально необходимые изменения в параметры расчёта (частотник, сетка для pcb, отодвинул порт подальше от структуры, внёс анизотропию подложки, медь, открытые граничные условия), не трогая геометрию. Центральная частота получается довольно близко к намерянному. Ну а на общий уровень уже могут влиять и щель между платами, пайка частей при измерениях и прилегание к земле и сама калибровка. Но суть в том, что чем больше было учтено в расчёте, тем ближе жизнь к сказкам маркетологов )))

 

Spoiler

 

 

[Turgenev 1]

4 минуты назад, Freesom сказал:

Внёс на мой взгляд минимально необходимые изменения в параметры расчёта (частотник, сетка для pcb, отодвинул порт подальше от структуры, внёс анизотропию подложки, медь, открытые граничные условия), не трогая геометрию. Центральная частота получается довольно близко к намерянному. Ну а на общий уровень уже могут влиять и щель между платами, пайка частей при измерениях и прилегание к земле и сама калибровка. Но суть в том, что чем больше было учтено в расчёте, тем ближе жизнь к сказкам маркетологов )))

1. Частотным решателем и я моделил и потом сравнивал с временным;

2. Сетка для печатной платы у меня не хуже рекомендаций хелпы CST;

3. Порт отодвигали имитируя зазор между оснасткой? На 0.05 мм или больше? 

4. С анизотропией да, не заморачивался, исправлю;

5. Медь у меня из библиотеки материалов CST copper (annealed), куда же реальнее?

6. С открытыми да, не моделил, исправлю.

 

Где можно про реализацию 2x thru в CST почитать? 

Изменено 25 мая, 2021 пользователем Turgenev

[Freesom 18]

13 minutes ago, Turgenev said:

Где можно про реализацию 2x thru в CST почитать? 

Думаю нигде, это не реализуется в CST

3D gate_mod.zip

[Turgenev 1]

Только что, Freesom сказал:

Думаю нигде, это не реализуется в CST

3D gate_mod.zip 95 kB · 0 скачиваний

Спасибо, дома помоделю, чтобы понять отчего частота ушла.

Тема с 2x thru очень интересна. Много производителей микросхем на своих демонстрационных платах размещают этот полосок 2x thru. Тогда поспрашиваю у наших дилеров R&S как делать de-embedding на их ВАЦ, вдруг что знают.

 

[Freesom 18]

1 hour ago, Turgenev said:

Тогда поспрашиваю у наших дилеров R&S как делать de-embedding на их ВАЦ, вдруг что знают

В R&S ZNB и ZNA точно есть, может и в ZVA предусмотрено

[Turgenev 1]

24.05.2021 в 13:17, Freesom сказал:

Выкладывайте получившиеся два файла .s2p, посмотрим что получается, когда лень делать TRL)))

Что вы имели в виду, когда просили выложить эти файлы? Вы как-то исключили оснастку на своих ВАЦ?

[Freesom 18]

1 hour ago, Turgenev said:

Что вы имели в виду, когда просили выложить эти файлы?

тот же самый алгоритм, что использован в R&S ZNB, например.  переход во временную область, распиливание 2x thru пополам, переход в частотную область, вычитание половинок 2x thru из Fixture (Dut+2x thru).

 

1 hour ago, Turgenev said:

Вы как-то исключили оснастку на своих ВАЦ?

для этого не нужен ВАЦ, хотя это реализуют и прямо в нём, это ведь тот же компьютер по сути.

Не проверял, что там будет при нагрузке на требуемый импеданс. Ниже 0.25 ГГц можно не смотреть - алгоритм требует, чтобы у 2x thru прохождение везде было выше отражения, а там разделительные кондесаторы передают привет ))) Можете также попробовать повычитать половинки из всей структуры в CST, например.

dut.zip

[Turgenev 1]

15 часов назад, Freesom сказал:

Можете также попробовать повычитать половинки из всей структуры в CST

Попробовал. Получается ерунда. Пробовал менять местами порты у половинок и импеданс портов, все равно ничего похожего не получалось. А почему вы располовинили DUT в оправке, а не саму оправку?

Скрытый текст

 

15 часов назад, Freesom сказал:

переход во временную область, распиливание 2x thru пополам, переход в частотную область, вычитание половинок 2x thru из Fixture (Dut+2x thru).

Как бы научиться самому так делать? Что можно почитать?

[Freesom 18]

1 minute ago, Turgenev said:

Попробовал. Получается ерунда.

Это неправильная схема. Те три файла - распиленная на три части оправка:  s-параметры половинок Through и сам DUT. Так вот половинки Through можно вычитать из померянного файла TRL DUT 0-4GHz.s2p, а не из голого DUT, как на показанной схеме. Или посчитать DUT плюс оправка с разъемами и вычесть половинки right и left из него.

20 minutes ago, Turgenev said:

Как бы научиться самому так делать? Что можно почитать?

Группа, работающая над стандартизацией называется IEEE P370, по ним можно найти много статей и конференций, в свободном доступе есть матлабовские скрипты, полезные для понимания идеи и как это делается.