MementoMori 4 7 декабря, 2019 Опубликовано 7 декабря, 2019 · Жалоба Скажите, насколько серьезно нужно относиться к небольшим перекрестным помехам? В HyperLynx DRC у меня по умолчанию стоит порог в 50 mV. Система забраковала все линии CLK при проверке перекрестных помех — при просмотре результатов обнаруживаются цифры вроде 85 mV, 135 mV. Может я конечно сравниваю кислое и черное, но при анализе на звон в программе HyperLynx 9.4 установлен нижний порог — 0.8 вольт и если уровень напряжения в переходных процессах не достигает 0.8, то диаграмма считается нормальной. Или это нельзя сравнивать? В общем, обращать ли внимания на такие предупреждения системы или 50 mV это просто идеал, который необязятелен? P.S. Для справки - у меня на плате SDRAM, QSPI, SDIO, i2c, Контроллер STM32F7 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Oymyacon 0 7 декабря, 2019 Опубликовано 7 декабря, 2019 · Жалоба 3 hours ago, MementoMori said: Скажите, насколько серьезно нужно относиться к небольшим перекрестным помехам? В HyperLynx DRC у меня по умолчанию стоит порог в 50 mV. Система забраковала все линии CLK при проверке перекрестных помех — при просмотре результатов обнаруживаются цифры вроде 85 mV, 135 mV. А что мешает оптимизировать топологию, если до 50 мВ не так уж далеко? Может быть там просто терминаторы достаточно будет подобрать по сопротивлению, частоты ведь невысокие. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MementoMori 4 7 декабря, 2019 Опубликовано 7 декабря, 2019 · Жалоба Так в этом то и вопрос - нужно ли оптимизировать ради таких величин помех? Потому как там настолько все впритык. И если подвинешь что-то и выиграешь 50 мВ в одном, то создашь еще большие проблемы в другом. Есть у меня и 0.2 в помеха. Там линии очень близко друг к другу, но в пределах правила 3W. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
haker_fox 61 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба 23 hours ago, MementoMori said: В HyperLynx DRC у меня по умолчанию стоит порог в 50 mV. Простите, что немного не в тему... но не посоветуете хороший "getting started" по этой программе? Тоже стоит вдалеке вопрос верификации плат, но непонятно с какой стороны заходить...( Понятно, что можно читать официальный мануал, и это правильно, но иногда хочется побыстрее, попробовать, так сказать... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MementoMori 4 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба Вот то первое, что изучил я - там прекрасно, пошагово описано как на примере STM32F746 смоделировать сигналы SDRAM и QSPI. Мне хватило. По моделированию питания - были ролики на ютубе, найду ссылки, выложу. Но это по HyperLynx 9.4, по HyperLynx DRC мануалов у меня нет, но там все подозрительно просто. IBIS.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Oymyacon 0 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба Там у megratec полно всего на сайте, в т.ч. на русском, но надо обязательно регистрироваться. Есть много видео, учебники и подборка лабораторных работ с точными ответами в конце. У меня бОльшая часть ответов не совпала имхо из-за разницы в версиях Hyperlynx 9.X. On 12/7/2019 at 4:53 PM, MementoMori said: Есть у меня и 0.2 в помеха. Там линии очень близко друг к другу, но в пределах правила 3W. 0.2 В в часах - это уже серьёзно, если это LVDS. Если КМОП, то я бы не стал заморачиваться. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MementoMori 4 8 декабря, 2019 Опубликовано 8 декабря, 2019 · Жалоба 9 minutes ago, Oymyacon said: 0.2 В в часах - это уже серьёзно, если это LVDS Это SWD (интерфейс отладки). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
