Zoltrix 4 15 января, 2019 Опубликовано 15 января, 2019 · Жалоба Пожалуйста, подскажите, уперся в дурацкую проблему. Установлен ISE 6.2, открыт небольшой проект, всё выполнено в схематике. При имплементации вываливаются предупреждения, типа данные сигналы установлены в VCC. На самом деле схема нарисована корректно и точно рабочая. Что за ерунда? В каких случаях это может возникать? WARNING:Cpld:828 - Signal 'A1_0_OBUF.CE' has been minimized to 'VCC'. WARNING:Cpld:828 - Signal 'A1_1_OBUF.CE' has been minimized to 'VCC'. WARNING:Cpld:828 - Signal 'A1_2_OBUF.CE' has been minimized to 'VCC'. WARNING:Cpld:828 - Signal 'A1_3I_DUMMY.CE' has been minimized to 'VCC'. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба Когда сигналы никогда не изменяются - тога им присваивается константа. При этом часть логики обрезается Ищите ошибку в проекте. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zoltrix 4 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба 4 hours ago, Flip-fl0p said: Когда сигналы никогда не изменяются - тога им присваивается константа. При этом часть логики обрезается Ищите ошибку в проекте. Я это понимаю. Но 1) данный проект работал на другой микросхеме, я всего лишь переназначил тип и изменил выводы (распиновку) и после этого начала вылезать эта байда 2) подумал, что в проекте остались ошметки старых файлов - я создал проект с нуля, прикрепил только схему и сделал распиновку - и опять таже байда 3) решил пойти ва-банк, выходные линии поменять так, чтобы сигналы 100% могли меняться, просто перебросил цепи на другие части схемы - опять эта байда Могу скинуть проект, посмотрите сами. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба Попробуйте промоделировать его. Сразу будет ясно где ошибка. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_b 14 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба То, часть схемы оптимизируется, не значит, что проект становится нерабочим. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zoltrix 4 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба То, часть схемы оптимизируется, не значит, что проект становится нерабочим. Это проект с реально работающего прибора. VCC на тех линиях стоять не может - там бегают сигналы, которые можно наблюдать осциллографом на реально работающем приборе. Ввиду того что 5В ПЛИСы давно сняты с производства, пришлось перевести на её 3В аналог. Но когда выбираю семейство XC9500XL - то появляются такая шляпа... Он тянется за выбранной микросхемой. Распиновку можно не задавать. Просто создаю пустой проект и присоединяю к нему файл схемы. Если в проекте выбрано семейство XC9500 (микросхема XC9572) - то никаких проблем нет. Всё отлично!!! Как только выбираю XC9500XL (микросхема XC9572XL) - появляются эти предупреждения и часть схемы отпадает. В принципе и конкретный тип ПЛИС можно не задавать, переключаетесь между: Auto XC9500 - глюка нет Auto XC9500XL - глюк есть Что это? Это глюк компилятора ??? Вчера пробовал на ISE 6.2, а сегодня установил ISE 6.1 Всё тоже самое. Если у вас установлена 6 версия, я могу кинуть проект. Проверьте у себя Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Самурай 12 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба 11 часов назад, Zoltrix сказал: Пожалуйста, подскажите, уперся в дурацкую проблему. Установлен ISE 6.2, открыт небольшой проект, всё выполнено в схематике. При имплементации вываливаются предупреждения, типа данные сигналы установлены в VCC. На самом деле схема нарисована корректно и точно рабочая. Что за ерунда? В каких случаях это может возникать? WARNING:Cpld:828 - Signal 'A1_0_OBUF.CE' has been minimized to 'VCC'. WARNING:Cpld:828 - Signal 'A1_1_OBUF.CE' has been minimized to 'VCC'. WARNING:Cpld:828 - Signal 'A1_2_OBUF.CE' has been minimized to 'VCC'. WARNING:Cpld:828 - Signal 'A1_3I_DUMMY.CE' has been minimized to 'VCC'. А Вы точно уверены, что сигналы БЛА_БЛА_БЛА.CE это именно ВАШИ сигналы? Это больше похоже на внутреннее именование сигналов в самом ISE, где CE, я так понимаю, это Clock Enable. И вот же какой сюрприз, XC9500XL отличается от просто XC9500 как раз тем, что у нее "Macrocell functionality is enhanced by adding clock enable capability"! Что как-бы намекает... Может и нет на самом деле никаких проблем и все работает? Тут уже высказывался дельный совет промоделировать схему. Может быть пора уже?:) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zoltrix 4 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба Самурай Действительно! Мои сигналы называются A1_0, A1_1 , A1_2 , A1_3I. Откуда взялись эти дописанные _OBUF.CE и _DUMMY.CE я не знаю. Пожалуйста, можно в 2х словах о "Macrocell functionality is enhanced by adding clock enable capability" и как мне нужно переделать схему с учетом этой разницы? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Самурай 12 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба Только что, Zoltrix сказал: Самурай Действительно! Мои сигналы называются A1_0, A1_1 , A1_2 , A1_3I. Откуда взялись эти дописанные _OBUF.CE и _DUMMY.CE я не знаю. Пожалуйста, можно в 2х словах о "Macrocell functionality is enhanced by adding clock enable capability" и как мне нужно переделать схему с учетом этой разницы? Схему покажите, можно только для сигнала A1_0, где формируется и куда поступает, лучше в виде pdf или bmp/png/jpg, нет под рукой такого раритета, как ISE 6.2:) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
iosifk 3 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба 58 минут назад, Zoltrix сказал: Действительно! Мои сигналы называются A1_0, A1_1 , A1_2 , A1_3I. Откуда взялись эти дописанные _OBUF.CE и _DUMMY.CE я не знаю. У Ксайлинкса есть либгайд по библиотеке примитивов. И там есть таблички, где написано, в какой серии какие примитивы присутствуют... Навскидку, судя по переписке, если в микросхеме поменялся примитив OBUF и теперь у примитива есть сигнал разрешения, то для того, чтобы через выводы А1 проходили сигналы, надо выходному буферу дать разрешение на СЕ.... Вот похоже, что компилятор за ТС это и сделал, о чем его честно и предупредил... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zoltrix 4 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба A1_0, A1_1 , A1_2 , A1_3I - это выходы счётчика, стандартного компонента CB4CLE Что интересно, в WARNING не матюкается на сигнал A1_3, который по факту является инверсией от A1_3I Фрагмент схемы: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zoltrix 4 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба Насколько я понял, сигналы 'A1_0_OBUF.CE' и остальные, это внутренние сигналы разрешения буфера в счётчике СB4CLE. Как подать сигнал на этот внутренний буфер, это же стандартный компонент и внутрь его я влезть не могу. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
iosifk 3 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба 2 минуты назад, Zoltrix сказал: Насколько я понял, сигналы 'A1_0_OBUF.CE' и остальные, это внутренние сигналы разрешения буфера в счётчике СB4CLE. Как подать сигнал на этот внутренний буфер, это же стандартный компонент и внутрь его я влезть не могу. Посмотрите вьюером технологическую реализацию проекта. Я предполагаю, что компилятор вставил выходные буфера OBUF между выходом счетчика и выходом микросхемы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zoltrix 4 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба Quote Я предполагаю, что компилятор вставил выходные буфера OBUF между выходом счетчика и выходом микросхемы. iosifk Чтобы локализировать глюк решил разорвать цепи - втулить лишний инвертор. Предупреждение стало выводиться по названию цепи XLXN_403 выхода счётчика Q0, а не цепи на выходной пин A1_0. Выходит выходной пин не при чем... И если буфер, нововведенный в семейство XC9500XL требует какогото ещё разрешения, то это буфер - это внутренняя часть CB4CLE. Помогите, пожалуйста, я вообще в ступоре... порт. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Самурай 12 16 января, 2019 Опубликовано 16 января, 2019 · Жалоба Лично мое мнение - Вы зря паникуете. Проверьте схему в симуляторе, скорее всего все работает как и должно. Можно сделать тестовую схему из одного только этого счетчика и в Technology View-ре убедиться в корректности всех сигналов. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
