[Flip-fl0p 4]

Получается так, что если убрать функцию ALTLVDS, то появляется возможность управлять выводами по отдельности (в стандарте 1.8-V HSTL Class I).

А с ней - не хочет хоть ты убейся.

 

Существует ли какой-нибудь ещё способ засерилизовать параллельный поток данных, чтоб несколько сот Мбит потянуло?

LVDS приемник я писал свой. Максимум по спецификации на чип вытягивал.

Не думаю, что нельзя написать свой передатчик.

P.S. Главное, чтобы выходы с DDR регистров можно было назначить на соответствующий стандарт.

[1891ВМ12Я 0]

LVDS приемник я писал свой. Максимум по спецификации на чип вытягивал.

Не думаю, что нельзя написать свой передатчик.

P.S. Главное, чтобы выходы с DDR регистров можно было назначить на соответствующий стандарт.

Я немного удивлен, разве ALTLVDS не использует некий аппаратный компонент? Неужели там простейшая логика, которая тактируется на допустим восьмикратной частоте от обычного PLL? А как же синхронизация?

 

Насколько я понял, у автора темы проблема, что "по отдельности выводы работают в HSTL" на соответствующих выводах. А добавление ALTLVDS всё ломает.

[Flip-fl0p 4]

Я немного удивлен, разве ALTLVDS не использует некий аппаратный компонент? Неужели там простейшая логика, которая тактируется на допустим восьмикратной частоте от обычного PLL? А как же синхронизация?

 

Насколько я понял, у автора темы проблема, что "по отдельности выводы работают в HSTL" на соответствующих выводах. А добавление ALTLVDS всё ломает.

Писал свой приемник для cyclone V. Среди аппаратных блоков - там есть специальный высокоскоростной FIFO буфер и DDR регистр по входу. FIFO буфер подключается только при использовании мегафункции ALT_LVDS_RX. К сожалению, найти способ как получить доступ к этому буферу в обход мегафункции я не нашел. Однако полноценные 800 Mbs по спецификации и даже чуточку больше я получил.

Насколько я помню, в cyclone III есть только DDR регистры во входных\выходных ножках. А вот высокоскоростного FIFO там нет. Поэтому и считаю, что приемник или передатчик можно написать самому применяя примитивы DDR регистров.

[1891ВМ12Я 0]

Насколько я помню, в cyclone III есть только DDR регистры во входных\выходных ножках. А вот высокоскоростного FIFO там нет. Поэтому и считаю, что приемник или передатчик можно написать самому применяя примитивы DDR регистров.

Ясно, получается, для вывода 400 Мбит достаточно лишь заклокать DDR регистр от 200 МГц? Учитывая малую локализацию этого кусочка схемы, на такой частоте вполне заведется.

[Flip-fl0p 4]

Ясно, получается, для вывода 400 Мбит достаточно лишь заклокать DDR регистр от 200 МГц? Учитывая малую локализацию этого кусочка схемы, на такой частоте вполне заведется.

Именно так.