1891ВМ12Я 0 21 февраля, 2018 Опубликовано 21 февраля, 2018 · Жалоба Подскажите, какой самый сложный софт-процессор можно засунуть в ПЛИС, в которой вообще нет блоков памяти. Т.е. только регистры и логика. Даже PLL нет. Просто логика и входы-выходы. Ориентировочно 2000-4000 логических элементов есть. Влезет ли туда OpenRISC в самой базовой вариации? Или даже RISC-V? Или все такие процессоры требуют всё же такой встроенной блочной памяти? Поэтому интересует наиболее сложный тест который только возможен для проверки такой простой ПЛИС, и хотелось бы именно на soft-CPU это опробовать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 21 февраля, 2018 Опубликовано 21 февраля, 2018 · Жалоба Процу надо же откуда то программу брать. Так что что-то типа памяти вам все равно надо. Хотя бы собранная на регистрах, но память. Проц надо брать ниос или блейз, они оптимизированы под ФПГА, и будут хорошо работать, лучше чем абстрактные процы, оптимизированные под асики. Риск 5 - это не проц, а система команд. По ней можно реализовать все что хошь от процов класса АРМ кортекс-м0, до апликайшен оут оф ордер процов. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
1891ВМ12Я 0 21 февраля, 2018 Опубликовано 21 февраля, 2018 · Жалоба Процу надо же откуда то программу брать. Так что что-то типа памяти вам все равно надо. Хотя бы собранная на регистрах, но память Что если будет внешняя SRAM, хоть мегабайт? Про RISC-V я понял, про OpenRISC пишут "Low resource usage: basic implementation fits easily in Spartan-6 LX9" - действительно low, но для меня уже не подходит. Есть еще варианты? Пока думаю какое-нибудь AVR засунуть или подобное. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leka 1 21 февраля, 2018 Опубликовано 21 февраля, 2018 · Жалоба Есть еще варианты? Калькулятор с делением, число цифр подбирается под требуемые ресурсы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 21 февраля, 2018 Опубликовано 21 февраля, 2018 · Жалоба Что если будет внешняя SRAM, хоть мегабайт? Про RISC-V я понял, про OpenRISC пишут "Low resource usage: basic implementation fits easily in Spartan-6 LX9" - действительно low, но для меня уже не подходит. Есть еще варианты? Пока думаю какое-нибудь AVR засунуть или подобное. Процу все равно как реализована память. Главное сделать ему туда доступ по той шине по которой он любит, за столько тактов что он хочет. Микроблайз, например, может и с внешней памятью работать, в чем беда то? То что какой-то проц влезает в ПЛИС это не говорит что он ей подходит. Чаще всего это просто как демонстрация верности реализации проца, он там работает на 8 МГц и это край. Если вам нужен проц в ФПГА, то вам нужен проц для нее, и лучше использовать процы от производителей, они тоже небольшие и весьма производительные. Все остальное по ресурсам будет хуже. Вид памяти не должен определять проц. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
iosifk 3 21 февраля, 2018 Опубликовано 21 февраля, 2018 · Жалоба Подскажите, какой самый сложный софт-процессор можно засунуть в ПЛИС, в которой вообще нет блоков памяти. Т.е. только регистры и логика. Даже PLL нет. Просто логика и входы-выходы. Ориентировочно 2000-4000 логических элементов есть. Тут вопрос не до конца раскрыт. Если речь идет о Си, то для сишных процессоров нужны пересылки "регистр-регистр". А сделать много регистров на триггерах - это значит угробить все интерконнекты. Поэтому регистры делают в виде регистровых файлов и для них используют блоки памяти... А вот если не надо Си, тогда есть варианты. Например можно сделать процессор "порт + память". Либо стековый процессор... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leka 1 21 февраля, 2018 Опубликовано 21 февраля, 2018 · Жалоба Поэтому интересует наиболее сложный тест который только возможен для проверки такой простой ПЛИС, и хотелось бы именно на soft-CPU это опробовать. На это никто не обратил внимание? Мне не совсем понятно, почему именно софт-процессор, если не планируется использовать в рабочих проектах. Лишние сложности с компилятором, прошивкой, вводом-выводом, и тп. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 34 21 февраля, 2018 Опубликовано 21 февраля, 2018 · Жалоба Приветствую! ... Если речь идет о Си, то для сишных процессоров нужны пересылки "регистр-регистр". А сделать много регистров на триггерах - это значит ... Совсем необязательно - смотрите хотя бы ZPU на opencores. 32 бит, стековая архитектура, проще некуда и при этом рабочий порт для GCC. Успехов! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
1891ВМ12Я 0 21 февраля, 2018 Опубликовано 21 февраля, 2018 · Жалоба На это никто не обратил внимание? Мне не совсем понятно, почему именно софт-процессор, если не планируется использовать в рабочих проектах. Лишние сложности с компилятором, прошивкой, вводом-выводом, и тп. Не хотелось бы вызывать преждевременную критику, поэтому я не раскрываю что за ПЛИС я собираюсь тестировать. Она экспериментальная, пока что есть лишь прототипы кристаллов. Но библиотеки для моделирования уже в наличии и они подходят для запуска на симуляторе совместно с выхлопом САПР. Поэтому мне показалось софт-процессор будет идеальной демонстрацией работы такой микросхемы. Совсем необязательно - смотрите хотя бы ZPU на opencores. 32 бит, стековая архитектура, проще некуда и при этом рабочий порт для GCC. Про ZPU не слышал. Надо бы посмотреть, спасибо за подсказку, наличие GCC как раз гигантский плюс. Именно проц с компилятором был бы хорошей демонстрацией и проверкой. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leka 1 21 февраля, 2018 Опубликовано 21 февраля, 2018 (изменено) · Жалоба ZPU - маленький по ресурсам стековый проц. Почему предложил калькулятор с делением: 1) простой калькулятор (+ - * / ) с последовательным вводом и выводом потребует мало текста на HDL, 2) "q=a/b" Квартус синтезирует в ~1К ЛЕ для 32-разрядных операндов, и ~4К ЛЕ для 64-разрядных, 3) от блока деления (и тп) м/б больше пользы в реальных проектах, чем от непрактичного софт-процессора. :bb-offtopic: Кстати, сравнение моего софт-процессора (~200 ЛЕ) с STM32F103C8 на Си-программе (N-ферзей): http://forum.ixbt.com/topic.cgi?id=48:11468:1915#1915 Изменено 21 февраля, 2018 пользователем Leka Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Kapsik 0 22 февраля, 2018 Опубликовано 22 февраля, 2018 · Жалоба https://marsohod.org/projects/66-makeavr Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
alexPec 3 22 февраля, 2018 Опубликовано 22 февраля, 2018 · Жалоба Есть еще варианты? Пока думаю какое-нибудь AVR засунуть или подобное. Если производительности не требуется, то можно реализацию 8051 затолкнуть - для латтиса в 1к вентилей присматривал, где-то в рекламах было (точно не помню), что проц 8051 занимает 150-300 LE. Но как там реализовывали регистры не смотрел. Не думаю что регистровый файл 8051 много съест. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
1891ВМ12Я 0 24 февраля, 2018 Опубликовано 24 февраля, 2018 · Жалоба ZPU - маленький по ресурсам стековый проц. Увы, экспериментальная ПЛИС настолько сурова, что не умеет в VHDL, а ZPU это VHDL. Ваш процессор тоже посмотрю, тоже интересно. 2 Kapsik: makeavr гляну. 2: alexPec: ну и 8051, почему бы и нет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leka 1 25 февраля, 2018 Опубликовано 25 февраля, 2018 · Жалоба Ваш процессор тоже посмотрю, тоже интересно. Там используется 2х-портовая внутренняя блочная память. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 25 февраля, 2018 Опубликовано 25 февраля, 2018 · Жалоба Ну напишите память на регистрах, в чем беда то? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться