[Uree 1]

Примерно так и предполагал.

Просто Вам в данный момент не помощь нужна, такая, какую можно здесь получить, а какой-нибудь курс для начинающих в Аллегро. Без него вопросов будет больше, чем действий в работе...

[PCBtech 0]

Русскую книжечку найти не смог. Английскую нашел, хотя там тяжелее с языком.

Complete PCB Design Using OrCad Capture and Layout " от Kraig Mitzner

Если вдруг знаете название и автора русской буду благодарен.

 

Спасибо за помощь. Буду разбираться. Я просто на новую работу устроился и тупить на испытательном сроке нельзя, уволят нафиг, а терять эту работу не хочется). Программа не самая простая, а мне с самого начала сказали ethernet гигабитный разводить для miniPCIexpress, вот и мучаюсь. До этого в PCAD работал 2 года.

 

Посмотрите вот эти три урока, думаю, это Вам поможет.

Освоение OrCAD/Allegro за два часа, на примере разработки схемы и платы в OrCAD Lite.

https://www.pcbsoft.ru/fast-start-allegro

 

[bamgran 0]

Книжка Митцнера на русском:

https://yadi.sk/d/JswFqK9Iv4nXE

[zodiak1989 0]

Uree вы писали по поводу создания разъема miniPCIexpress(52 контакта с двух сторон платы). Говорили, что нужно 2 pad'a создать в слое top и bottom. Я сделал отдельно файлы падов в слое soldermask top и bottom, но они оба одного цвета стали при создании элемента. У меня сомнения, что они в одном слое.

 

 

Книжка Митцнера на русском:

https://yadi.sk/d/JswFqK9Iv4nXE

Посмотрите вот эти три урока, думаю, это Вам поможет.

Освоение OrCAD/Allegro за два часа, на примере разработки схемы и платы в OrCAD Lite.

https://www.pcbsoft.ru/fast-start-allegro

Спасибо, буду изучать.

[Uree 1]

Display -> Layer/Visibility

Настройте привычные цвета, чтобы видеть, что и где находится.

[zodiak1989 0]

Display -> Layer/Visibility

Настройте привычные цвета, чтобы видеть, что и где находится.

Я это пробовал. Мне только что пришла идея. Я при создании pad указал одинаковый размер 0,6мм-0,2 мм(ширина-высота) для design layers(для обоих pad использовал begin layer) и mask layers(soldermask_top и soldermask_bottom для каждого по отдельности). Возможно поэтому я не видел другого цвета для слоя mask. Он фактически был под зеленым(begin layer). Правильно ли я оба pad'a сделал? У меня сомнения появились из-за drc ошибки на скриншоте выше. "Smd Pin to Smd Pin Spacing"

UPD :PIN-менял цвета и меняется для всех 52 pin зеленые, будто они все в слое top. Что я не правильно сделал? В design layers в padstack editor что-то не то?

 

 

Изменено 10 октября, 2017 пользователем ZoldiK

[Uree 1]

Падстэк для слоя ТОР должен быть определен на BEGIN LAYER и SOLDERMASK_TOP. Падстэк для BOTTOMa должен быть определен на END LAYER(так он там называется?) и на SOLDERMASK_BOTTOM. Я на скринах вижу только определение для BEGIN LAYER, т.е. на ТОРе, а определения для BOTTOMa не вижу.

Если я правильно понимаю скрины, то у Вас два падстэка, причем медь в обоих определена на Топе, и только маски с разных сторон. Потому и ошибка DRC возникает.

[zodiak1989 0]

Падстэк для слоя ТОР должен быть определен на BEGIN LAYER и SOLDERMASK_TOP. Падстэк для BOTTOMa должен быть определен на END LAYER(так он там называется?) и на SOLDERMASK_BOTTOM. Я на скринах вижу только определение для BEGIN LAYER, т.е. на ТОРе, а определения для BOTTOMa не вижу.

Если я правильно понимаю скрины, то у Вас два падстэка, причем медь в обоих определена на Топе, и только маски с разных сторон. Потому и ошибка DRC возникает.

Да, я оба pad создал в begin layer. Спасибо.

[zodiak1989 0]

Подскажите пожалуйста. Я начинаю трассировку платы. Как можно удалять часть дорожки?

Еще вопрос появился, я изменил принципиальную схему. По другому подключил 2 элемента, но при загрузке netlist в pcb связи не меняются.

Изменено 16 октября, 2017 пользователем ZoldiK

[rom67 0]

Подскажите пожалуйста. Я начинаю трассировку платы. Как можно удалять часть дорожки?

Еще вопрос появился, я изменил принципиальную схему. По другому подключил 2 элемента, но при загрузке netlist в pcb связи не меняются.

 

Вам же дали книгу Митцнера, даже на русском.

То что вы спрашиваете - это основы. В этой книге они разжеваны полностью.

 

[Uree 1]

Подскажите пожалуйста. Я начинаю трассировку платы. Как можно удалять часть дорожки?

 

1. Можно удалять по-сегментно(наезжаем мышей на нужный сегмент, жмем ТАВ пока не подсветится только он - CTRL-D)

2. Включаем режим трассировки, тыкаем в конец трассы и ведем ее назад по уже проведенному. Сколько провели - столько и удалится.

 

Еще вопрос появился, я изменил принципиальную схему. По другому подключил 2 элемента, но при загрузке netlist в pcb связи не меняются.

 

Непонятно, что и как именно делали. Если правильно все сделать - изменения в плату будут внесены.

Либо не сгенерили нетлист, либо не вгрузили его в плату.

[zodiak1989 0]

Непонятно, что и как именно делали. Если правильно все сделать - изменения в плату будут внесены.

Либо не сгенерили нетлист, либо не вгрузили его в плату.

Я ошибся, там изменения произошли.

У меня вопрос по поводу трассировки. У меня дифференц. пара, нужно задать определенное расстояние между проводниками. Что я делаю не так? Зашел в Constraint maneger в min line spacing задаю расстояние, нона диф. пару это не влияет.(только не уверен в этих действиях, contraint manager это ограничения для drc может только?).

 

Еще нашел видео, но там для обычной трассировки, в диф. паре опции route spacing нет.

https://www.youtube.com/watch?v=t268GZTcG4o...Xf&index=21

 

 

 

[Uree 1]

О, теперь Вы добрались до вопросов, которые решаются с помощью встроенного хэлпа:

 

 

Для задания зазора в диффпаре используется колонка Prim. Width, a Min.Width это совсем мин. ширина, для случая Neck минус Tolerance.

[zodiak1989 0]

Подскажите, можно ли объединить полигоны, чтобы подключение к pinam осталось ортогональное и сплошное. Когда я делаю merge у меня правила распространяются на оба полигона. Или можно оставить так и при производстве поймут, что это общий полигон, так как он подключен к GND_Eatrh в обоих случаях?

 

Еще вопрос появился, можете объяснить при изготовлении платы, когда я создаю в pad editor к примеру переходное отверстие. Что такое в реальности будет при выборе диаметра в begin layer. У меня, к примеру, 0,4мм контактная площадка-это открытая металлизация? Или если я добавляю soldermask layers 0,6 мм,то это отвечает за открытую металлизацию?

 

Изменено 18 октября, 2017 пользователем ZoldiK

[Uree 1]

Подскажите, можно ли объединить полигоны, чтобы подключение к pinam осталось ортогональное и сплошное. Когда я делаю merge у меня правила распространяются на оба полигона. Или можно оставить так и при производстве поймут, что это общий полигон, так как он подключен к GND_Eatrh в обоих случаях?

 

Можно оставить два полигона, один с термалами, второй сплошной.

Можно с термалами сделать динамический шейп, а сплошной сделать типа Static(вообще при работе с Аллегро рекомендуется делать СТАТИК шейпы в случаях когда не планируется пересечений с медью других сигналов или термальных контактов - софту легче, их не нужно обновлять).

Можно сделать один динамик шейп с термалами и управлять их наличием отсутствием на уровне свойств отдельных пинов(выбираем пин или несколько пинов, ПКМ -> Property Edit и добавляем свойство Dyn_Thermal_Con_Type c Value=FULL_CONTACT).

 

А производство вообще ничего не должно понимать, им надо герберы отдавать, а в них не видно из каких шейпов/линий/падов получилась медь.

 

Еще вопрос появился, можете объяснить при изготовлении платы, когда я создаю в pad editor к примеру переходное отверстие. Что такое в реальности будет при выборе диаметра в begin layer. У меня, к примеру, 0,4мм контактная площадка-это открытая металлизация? Или если я добавляю soldermask layers 0,6 мм,то это отвечает за открытую металлизацию?

 

Да, 0.4мм будет "пятак" меди переходного.

Да, 0.6мм будет вскрытие солдермаски на переходном.