Перейти к содержанию
    

Насколько плотно можно положить проводники в проекте DDR3

Можете подсказать как включить этот CES? Во время создания проекта галку CES не поставили! Сейчас иконка CES недоступна- бледная

 

Насколько я понимаю схема в DC/DV. Соответственно в нем в настройках проекта надо включить эту галочку.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Насколько я понимаю схема в DC/DV. Соответственно в нем в настройках проекта надо включить эту галочку.

Спасибо поищу. А если не потяну или какие неудобства фатальные встретятся (по слухам такое было у знакомых) откатиться к безкесовому слстоянию можно или лучше копию сохранить?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо поищу. А если не потяну или какие неудобства фатальные встретятся (по слухам такое было у знакомых) откатиться к безкесовому слстоянию можно или лучше копию сохранить?

 

Естественно нормальные герои перед глобальными изменениями делают копию (на всякий пожарный).

В принципе откатиться можно через спец. утилиту, но зачем? Я уже много лет как не встречал каких либо глобальных проблем в CES, а возможностей в нем намного больше.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Естественно нормальные герои перед глобальными изменениями делают копию (на всякий пожарный).

В принципе откатиться можно через спец. утилиту, но зачем? Я уже много лет как не встречал каких либо глобальных проблем в CES, а возможностей в нем намного больше.

Понял. А ссылку на какую нибудь обучалку по работе с CES не будет наглостью спросить? :rolleyes:

Изменено пользователем PCBExp

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Понял. А ссылку на какую нибудь обучалку по работе с CES не будет наглостью спросить? :rolleyes:

В любом тренинге по DxD или Exp есть глава посвященная этому. На нашем сайте их 4.

Например Тыц

 

Спасибо поищу.

post-512-1484327177_thumb.png

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

ссылка или поврежденная или я каких прав не имею? У меня оно вот так выглядит

 

http://electronix.ru/redirect.php?http://z...CNHTXFK%20RFRB{

 

Включил. Не "рвануло" -все плавно переехало. Милсы на миллиметры заменил. Обучалочку бы хоть какую нибудь....

Изменено пользователем PCBExp

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Не могу установить максимальную длины цепи - значение длины установлено не мной и залочено. Как бы его поменять

post-23823-1484389341_thumb.jpg

Изменено пользователем PCBExp

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

ссылка или поврежденная или я каких прав не имею? У меня оно вот так выглядит

 

http://electronix.ru/redirect.php?http://z...CNHTXFK%20RFRB{

 

Включил. Не "рвануло" -все плавно переехало. Милсы на миллиметры заменил. Обучалочку бы хоть какую нибудь....

 

Ссылку исправил

 

Не могу установить максимальную длины цепи - значение длины установлено не мной и залочено. Как бы его поменять

 

Читайте внимательно названия столбца, у вас выбрана максимальная длина ответвления. И не активна она т.к. топология соединений стоит MST, а не Custom.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

А можно как-нибудь в CES у, например, всех адресных цепей настроить выравнивание отдельных участков цепи - например между двумя чипами памяти, без привязки к отрезку между процессором и первым чипом? Ну и до кучи, трасс куски до терминаторов исключить?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

А можно как-нибудь в CES у, например, всех адресных цепей настроить выравнивание отдельных участков цепи - например между двумя чипами памяти, без привязки к отрезку между процессором и первым чипом? Ну и до кучи, трасс куски до терминаторов исключить?

 

Есть понятие пара пин (pin pair) на которые можно установить ограничения длин\задержек. Т.е. например пара пинов= две физических цепи внутри электрической цепи. Или наоборот только часть(и) физической цепи.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Есть понятие пара пин (pin pair) на которые можно установить ограничения длин\задержек. Т.е. например пара пинов= две физических цепи внутри электрической цепи. Или наоборот только часть(и) физической цепи.

Почти со всем разобрался. Осталось понять где в этой таблице та самая задержка распространения сигнала

post-23823-1484561439_thumb.jpg

Изменено пользователем PCBExp

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Стрелбец Actual на вашем скрине это актуальная длина. Если переключить тип, можно будет видеть задержку, а не длину - (мм)/(ps).

У вас установлена только верхняя граница длины.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Стрелбец Actual на вашем скрине это актуальная длина. Если переключить тип, можно будет видеть задержку, а не длину - (мм)/(ps).

У вас установлена только верхняя граница длины.

 

а переключить то как??? голову всю сломал...

Изменено пользователем PCBExp

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Если мне память не изменяет, в том же Length and Tof delay, в столбце Type, поменять length на TOF.

И не забудьте поменять весовой коэффициент для отверстия в ViaDefinition.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...