[Карлсон 3]

Я разве что трассы бы делал равные ширине пада для питания и земли

 

А как же распространенное 75% от ширины площадки под шарик?

 

- но вообще мне больше всего интересно, почему вы не втыкаете между 4-мя шарами переходные поменьше, которые есть в вашем дизайне?

 

А это не мой дизайн. Это пример трассировки от самого латтиса с их сайта. Я просто предлагаю автору вариант, когда можно использовать дубовые технологии.

Да, там есть пара питаний, которые я не вывел внутрь на большие виасы, просто хотел показать общую идею, как можно остаться в рамках пятого класса (если не делать 0,075).

[iiv 18]

Нет, так нельзя. Гель наносится на плату.

а сколько его надо наносить, скажите, пожалуйста? Если на глаз, то какая разница, на плиску, или на плату?

 

Вы что, вообще бга никогда не видели? Вот разводка 0.8 при ваших техвозможностях:

так, как у Вас на картинке, я бы питание и землю разводить бы не стал. У меня там около 300МГц основной клок, который есть желание поднять еще выше, но пока еще не осилил, с такой землей и питанием все будет жутко глючить. Да и PLL при таком питании тоже слетит гарантированно. Да, забыл сразу уточнить, но во вводам-выводам плисины сигналы идут не выше 70МГц. Высокий клок внутри, чтобы по ресурсам вписаться.

 

Если будет шаг 0.8, то смело паяйте на пасту, но если таки 0.5, то я боюсь с вашим опытом работы с БГА :-) не получится.

опыт - не у меня, а у станка, удобство в том, что если он первые несколько плат хорошо поставил, то и остальные будут хорошие, а вот какие ему дать команды на расстановку - это да, реально ручная работа. То есть LGA и QFN c шагом 0.5мм у меня безкосячно паяются, даже когда 20 микросхем по десять с каждой стороны и с парой сотней компонент 0402-0805 на плате 22х50мм. А вот платы с плиской еще, каюсь, не разводил и не паял, но реально приспичило.

[EvilWrecker 0]

А как же распространенное 75% от ширины площадки под шарик?

 

Распространенное хде? Отсылаете к проблемам с DFA али к чему другому?

 

А это не мой дизайн. Это пример трассировки от самого латтиса с их сайта.

 

А, ясно- вопросы тогда к индусам из латтиса.

[Dr.Alex 0]

так, как у Вас на картинке, я бы питание и землю разводить бы не стал. У меня там около 300МГц основной клок, который есть желание поднять еще выше, но пока еще не осилил, с такой землей и питанием все будет жутко глючить. Да и PLL при таком питании тоже слетит гарантированно.

 

А где я там рисовал питание/земли?

Там просто показано, что ваши via легко влезают между площадками бга при шаге 0.8,

так как сами вы почему-то этого посчитать не смогли, а ссылались на какие-то мифические проблемы.

[EvilWrecker 0]

На самом деле все прикидки имело бы смысл смотреть после показа ТС-ом расстановки отдельных компонентов с включенными ratsnest, дабы понять хотя бы сработает ли типичный quadrant фанаут под бга(аля "идеальный референс дизайн"), или там пахнет чем-то не сильно тривиальным. В любом случае точно можно сказать что особенно переживать не о чем- коль ТС не звонил инженерам на завод и не консультировался(а иначе и темы этой не было) и при этом ничего не говорит об IPC Class, то все сводится к гаданию. Что касается монтажа, то за это я бы еще меньше переживал- в кустарных условиях и так сойдет: вон для примера платка от интела. Проблем на ней много(тут обсуждать не буду, поскольку надо видеть это дело еще и с обратной стороны и без некоторых компонентов да с лучшим зумом)- но вот скажите мне лучше, как был поставлен конденсатор около TPS53315 (обведено красным)? Дивайс ясное дело серийный и вообще весь такой хайендовый :laughing:

 

 

[iiv 18]

так как сами вы почему-то этого посчитать не смогли, а ссылались на какие-то мифические проблемы.

я конечно может что-то не понимаю или не так считаю, но вроде виа туда влезть не должна. Я считал так:

При шаге 0.8, длина наискось от одного центра пада до другого центра пада 0.8мм*sqrt(2), то есть 1.1мм, размер падов 0.35мм, то есть минимальное расстояние между падами составляет 0.75мм, но надо отступить по 0.15мм, итого площадка виа должна быть меньше 0.45мм, а при дырке в 0.3мм такую площадку мне никто не сделает. Да, с дыркой 0.15мм, сделают, но это-то хочется избежать.

 

В случае с 0.5 и того корпуса, о котором я тут вопрошаю, длина наискость от одного центра пада до другого центра пада в пустом ряду составляет 0.5*sqrt(5) = 1.1мм, но размер падов меньше, 0.25мм, то есть минимальное расстояние между падами составляет 0.85мм, но надо отступить по 0.15мм, итого площадка виа должна быть меньше 0.55мм, что, возможно на грани разумно реализуемого.

[Uree 1]

...итого площадка виа должна быть меньше 0.45мм, а при дырке в 0.3мм такую площадку мне никто не сделает. Да, с дыркой 0.15мм, сделают, но это-то хочется избежать.

 

Вот я тоже не очень понимаю - 100 евро за три такие платки это дорого?

 

[Dr.Alex 0]

я конечно может что-то не понимаю или не так считаю, но вроде виа туда влезть не должна. Я считал так:

При шаге 0.8, длина наискось от одного центра пада до другого центра пада 0.8мм*sqrt(2), то есть 1.1мм, размер падов 0.35мм, то есть минимальное расстояние между падами составляет 0.75мм, но надо отступить по 0.15мм, итого площадка виа должна быть меньше 0.45мм, а при дырке в 0.3мм такую площадку мне никто не сделает. Да, с дыркой 0.15мм, сделают, но это-то хочется избежать.

 

В случае с 0.5 и того корпуса, о котором я тут вопрошаю, длина наискость от одного центра пада до другого центра пада в пустом ряду составляет 0.5*sqrt(5) = 1.1мм, но размер падов меньше, 0.25мм, то есть минимальное расстояние между падами составляет 0.85мм, но надо отступить по 0.15мм, итого площадка виа должна быть меньше 0.55мм, что, возможно на грани разумно реализуемого.

 

Я же вам всё посчитал::

 

0.8*sqrt(2) = 0.33 (пады) + 2*0.15 (два зазора) + 0.5 (площадка via).

 

А площадку 0.5 (правда с дыркой 0.2) делает даже Резонит за копейки.

 

[MapPoo 0]

Я считал так:

При шаге 0.8

 

А чем вам так не нравится отверстие 0,2/0,4? Если еще и слезки добавить...

И зазор терпимый...

 

 

[Ant_m 0]

Да ладно?!

Дело было давно, и сделано было не очень аккуратно, но в нормы 0,075\0,075 спокойно пролезло. Правда, да, тут всего лишь 25 шаров.

 

Я считал исходя из требований что КП 0,3мм. Тогда если проводник 0,075, то зазоры выходят по 0,0625.

Если КП уменьшить до 0,2 то видимо проходит. Как это скажется на технологичности (паяемость, точность позиционирования, точность трафаретов) для меня, например, неизвестно.

А вообще заявка ТС "подешевле" в норму 0,075 ну никак не пролезет :)

 

но вот скажите мне лучше, как был поставлен конденсатор около TPS53315 (обведено красным)?

 

Обычное дело, если заказчик сказал "нуно", на производстве сказали "хрен с вами" :)

На самом деле, там есть еще пара забавных мест - две дырки слева и справа. Интересно там БГА на нижнем слое стоит, или разъем?

[_Sergey_ 13]

Спасибо большое за советы и сочувствия, правда вопросов стало больше!

 

По видимому не понятно написал. Паять буду сам шаблоном. Паял много раз DFN с 0.5 шагом, проблем не было. Да, пару лет назад когда начинал, было страшно, но именно здесь на электрониксе мне все понятно объяснили и у меня все стало получаться, поэтому снова обращаюсь и надеюсь на помощь советами!!!

 

К сожалению TQ144 не лезет по габаритам, есть только 14мм ширины платы на эту плиску... другие варианты либо не лезут, либо не хватает 2 PLL, либо не хватает памяти (8К еле-еле лезет, а Альтеру ставить ну очень не хочется из-за гемора по загрузке да и из-за габаритов можно не влезть).

 

 

 

У меня удалить кусок из шаблона - проблема: если дырку снизу заклеить скотчем, то в соседних падах припой расползается из-за не полного прилипания стенсила к плате, а если сверху, то неудобно мазать, так как шпатель об скотч упирается, поэтому и спрашивал. Или скотч очень тонкий надо брать?

 

С внутренних падов мне надо подвести только питание, сигналы вести не надо.

 

Понял, что у виа надо каемку больше делать, иначе не рассверлят.

 

Правильно ли я понимаю, что я могу вместо пада поставить только переходное без каемки вокруг и без меди внутри? А потом спаять плиску в первый заход, а во второй заход в эту дырку затечет достаточно припоя при паянии (шаблоном) конденсаторов питания. Питаний надо не много, VCC, VCCIO_0=VCCIO_1=VCC_SPI, VCCIO_2=VCCIO_3, VCC_2V5 плюс VCCPLL0 и VCCPLL1 через резистор от VCC, но все равно около 25 дырок как-то надо правильно расставить. Пока даже не виду нужды иметь 4 слоя, но, скорей всего буду делать 4 слоя из-за других компонент.

 

Спасибо!

 

ИИВ

 

 

Ситуация прояснилась. ОК.

 

Может вы дадите реальную картинку присоединенных цепей, чтобы посмотреть варианты трассировки? В принципе, если вы используете ПЛИС как замену дискретной логики, то вполне можете упростить плату.

Переходные отверстия можно заложить 0.45/0.2, контакты ПЛИС сделать SMD.

[_Sergey_ 13]

IIV, вы реболлингом занимались?

Удалите часть шариков вручную, тогда получите желанные 0,3 и 0,15..

[EvilWrecker 0]

Обычное дело, если заказчик сказал "нуно", на производстве сказали "хрен с вами" :)

На самом деле, там есть еще пара забавных мест - две дырки слева и справа. Интересно там БГА на нижнем слое стоит, или разъем?

 

Это да, правда здесь уже больше вопрос об уместности именно такого монтажа именно в таком устройстве а так очевидно, что конденсатор прикрутили прямо к падам преобразователя. Что касается забавных мест- повторюсь там много "интересного", но обсуждать это дело неблагодарное ибо:

 

поскольку надо видеть это дело еще и с обратной стороны и без некоторых компонентов да с лучшим зумом