Reffum2 0 8 ноября, 2016 Опубликовано 8 ноября, 2016 · Жалоба Как правильно генерировать символы для микросхем в проекте? Использую Cadence Allegro 16.6. В FPGA System Planner создаю новый проект, добавляю ПЛИС на Canvas, Выбираю Generate->Symbols.. Символы генерируются без ошибок, но если открыть библиотеку, то в ней только 1 из 6 символов. Как сделать так, чтобы генерировались ВСЕ символы? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 11 ноября, 2016 Опубликовано 11 ноября, 2016 · Жалоба Как правильно генерировать символы для микросхем в проекте? Использую Cadence Allegro 16.6. В FPGA System Planner создаю новый проект, добавляю ПЛИС на Canvas, Выбираю Generate->Symbols.. Символы генерируются без ошибок, но если открыть библиотеку, то в ней только 1 из 6 символов. Как сделать так, чтобы генерировались ВСЕ символы? Может, он многосекционный, и надо пройтись по секциям? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Reffum2 0 13 ноября, 2016 Опубликовано 13 ноября, 2016 · Жалоба Может, он многосекционный, и надо пройтись по секциям? Спасибо, я так и сделал. Символы генерируются нормлаьно, но схема нет. После экспорта схемы DSN файл не открывается. Design Entry CIS вылетает с ошибкой. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 13 ноября, 2016 Опубликовано 13 ноября, 2016 · Жалоба Спасибо, я так и сделал. Символы генерируются нормлаьно, но схема нет. После экспорта схемы DSN файл не открывается. Design Entry CIS вылетает с ошибкой. У меня нормально открывается. Всегда. Какая версия софта, и какой хотфикс? Какую микросхему создаете? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Reffum2 0 14 ноября, 2016 Опубликовано 14 ноября, 2016 · Жалоба У меня нормально открывается. Всегда. Какая версия софта, и какой хотфикс? Какую микросхему создаете? Cadence Allegro 16.6. Создаю микросхему Kintex-7 XC7K70T-FBG484 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dmitry-tomsk 0 7 февраля, 2017 Опубликовано 7 февраля, 2017 · Жалоба А где можно найти краткую инструкцию как сделать импорт распиновки из vivado и задать вручную какие выводы можно свапировать? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 7 февраля, 2017 Опубликовано 7 февраля, 2017 · Жалоба А где можно найти краткую инструкцию как сделать импорт распиновки из vivado и задать вручную какие выводы можно свапировать? Почитайте вот этот файл: file:///C:/Cadence/SPB_17.2/doc/fsp_ug/sync_with_fpga_tools.html Прилагаю файл. Allegro_FPGA_System_Planner_User_Guide_17.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dmitry-tomsk 0 7 февраля, 2017 Опубликовано 7 февраля, 2017 · Жалоба Почитайте вот этот файл: file:///C:/Cadence/SPB_17.2/doc/fsp_ug/sync_with_fpga_tools.html Прилагаю файл. Allegro_FPGA_System_Planner_User_Guide_17.pdf Спасибо! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
college_student123 0 16 марта, 2017 Опубликовано 16 марта, 2017 · Жалоба https://www.youtube.com/results?search_quer...+system+planner Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
