Alex77 4 Четверг в 08:12 Опубликовано Четверг в 08:12 · Жалоба для камня ксайлинкс есть только вивадо. для цыклона - квартус. итд. вопрос "что хочется сравнивать": разные процы для фиксированного проекта+камень (ксайлинкс) или при фиксированном процессоре разные среды разработки (фиксированные проект+камень (альтера и/или альтера)) ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
blackfin 16 Четверг в 08:12 Опубликовано Четверг в 08:12 · Жалоба On 4/25/2024 at 10:38 AM, _4afc_ said: Т.е. задача ускорения синтеза и P&R может быть решена несколькими способами, например: архитектура ПК (частота, кол-во ядер, скорость памяти и диска, ОС); архитектура проекта (логика/HARD_IP); среда разработки (другой или внешний синтезатор/P&R). А кто-нибудь сравнивал последние версии Synplify и Vivado на одном и том же ПК? Есть ли разница по времени компиляции и по максимальной рабочей частоте для проекта скомпилированного в обоих тулах? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_4afc_ 25 Четверг в 08:29 Опубликовано Четверг в 08:29 · Жалоба 13 minutes ago, Alex77 said: вопрос "что хочется сравнивать" Время сотрудника затраченное на разработку. Когда Vivado собирает проект более 40 минут - у меня получается не более 8 сборок за рабочий день, включая "попытки", т.е. когда P&R не прошёл. Кроме того сидеть час и смотреть в правый верхний угол экрана на голубой мерцающий кружочек Vivado - безумно утомительно, а если в это время заняться другими делами - то потом возникает вопрос: вот эта сборка которая наконец собралась с 4 попытки в середине дня - мы её зачем собирали, и чем она правильнее вчерашней? 1 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 Четверг в 09:12 Опубликовано Четверг в 09:12 · Жалоба 1 hour ago, _4afc_ said: Хотелось, чтоб в алгоритме были: сумматоры/счётчики - которые можно на 100МГц развести на логике, а на 400 на DSP; жирный FSM/case - который можно на 10 слоёв логики положить, а можно на BRAM. Еще раз - зачем? Для оценки скорости разводки на разных PC глубоко фиолетово что у вас в FPGA и на какой частоте оно работает важна лишь сложность достижения результата оптимизации при P&R. Уверяю вас если ваш проект собирается от ~1 часа и выше то любые изменения в архитектуре PC будут статистически достоверно заметны на времени сборки. 1 hour ago, _4afc_ said: Т.е. задача ускорения синтеза и P&R может быть решена несколькими способами, например: архитектура ПК (частота, кол-во ядер, скорость памяти и диска, ОС); архитектура проекта (логика/HARD_IP); среда разработки (другой или внешний синтезатор/P&R). Когда первый пункт себя исчерпает - хочется иметь возможность продолжить движение по ускорению разработке на ПЛИС. У меня задачи ускорения по приоритету в другом порядке 1. Архитектура проекта 2. Констрейны таймингов 3. Констрейны размещения ... 10. архитектура ПК Среду разработки чаще всего выбирать нет возможности. А для P&R так уж точно. При этом кратность ускорения первыми тремя пунктами в разы (а иногда и в десятки раз) выше чем кратность от пункта 10. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex77 4 Четверг в 09:26 Опубликовано Четверг в 09:26 (изменено) · Жалоба ксайлинкс UG949 UltraFast DesignMethodology Guide forFPGAs and SoCs п1..9 "наше всё" п10 архитектура ПК Изменено Четверг в 09:29 пользователем Alex77 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться