[agregat 0]

... для корпусов с токами питания амперы, это вообще ниочём...

Ищите презентации Ansoft там популярно рассказывается почему емкость планов питания дороже платины...

Кратко говоря спектр потребления "амперных" корпусов неравномерный. И конденсаторы могут максимум добраться до 150МГц.

И да они компенсируют 95% потребления. Но 5% недобора достаточно чтобы эти самые корпуса заткнулись.

И тут работают планы питания. Они работают до 500МГц минимум. Даже 100пикофарад тут воин, а уж пара нанофарад это роскошь.

 

Автору темы скажу так, все зависит от производства. На хорошем и дорогом заводе нам делали 70мкм медь и 0.1mm между слоями.

Поэтому для 35мкм Вам точно сделают 0.1мм и возможно 50мкм. Но тут надо разговаривать. 50 или 63 или 75мкм.

Каждый завод свое гарантирует.

[EvilWrecker 0]

здесь работает не емкость, а импеданс.

индуктивность подключения у плейнов минимальная из возможных, поэтому даже получающиеся пикофарады значительно влияют на общую картину на высоких частотах.

 

Именно - поэтому говорить о переоценке глупо: тут именно дело не в каких-то больших емкостях а как они работают, в частности там где большой dV/dt

 

емкость планов питания дороже платины...

 

Так и есть.

[alex_bface 0]

Воу! Воу! Похоже, мой комментарий был воспринят как затравка холивара. Извините, даже в мыслях не было. Просто высказал своё мнение.

Я скептик и доверять всей информации из презенташек (пусть и такого гиганта как Ансофт) не привык. И теорию я оспорить не смогу. В ней всё гладко.

Но даже в лекциях у Г.Джонсона количественные оценки SNS эффекта не однозначны и обильно сдобрены шутками про чёрную магию. Возможно, потому что оценить импульсный ток потребления I из уже приводимой формулы dV/dt = I/C для конкретного корпуса м/с невероятно сложно.

 

Именно по этому я и спрашивал, может кто натыкался на описания практических исследований этого эффекта. Или "детективных" историй с выпусками ревизий плат на разных стеках...

 

Следовать дизайн гайдам в большинстве случаев будет правильно, но как оценить степень актуальности того или иного технического решения не выполняя хотя бы грубой количественной оценки?

Изменено 9 июня, 2016 пользователем alex_bface

[agregat 0]

Я скептик и доверять всей информации из презенташек (пусть и такого гиганта как Ансофт) не привык. И теорию я оспорить не смогу. В ней всё гладко.

Но они ж не просто пишут слова там и предложения. Они в презентациях приводят описание изделия, процесса моделирования и затем сравнение с замерами. Куда уж практичнее..

[alex_bface 0]

По совету обратился к сайту ansoft (редиректит на ansys.com). Нашёл подходящий программный инструмент ANSYS SIwave-PI.

Cколько ни будь полезную информацию нашёл в течбрифе techbrief.

Действительно, там анализируется реальная отладочная плата ML405 и приводятся результаты замеров и моделирования цепи +2,5В.

Но по этим результатам совершенно не понятен вклад собственной ёмкости полигона питания в результирующий импеданс. Т.е. мы не сможем уверенно решить нужен ли нам отдельный слой платы под плейн питания или будет достаточно локального полигона для размещения дискретных ёмкостей и подвода от источника.

Так же поискал инфу на англоязычном ютуб канале ансофта, нашёл там только рекламу их продуктов. Их корейский канал выглядит информативнее, но я его не осилил.

В общем, указанный пакет ансиса работает аналогично пакету Sigrity PowerSI, с котором я познакомился на зимнем семинаре писиби-теха.

 

Оба эти пакета позволяют построить спектр полного сопротивления цепи питания, но ни один из них не поможет мне понять на сколько количественно мне важна собственная ёмкость полигона питания.

Очевидно, что мы бы смогли принять однозначное решение по данному вопросу, если бы в описаниях применяемых м/с были указаны бюджеты по полному сопротивлению цепей питания, но ведь этого нет. Хотя, может быть, это мне не попадались.. В лучшем случае указаны DC бюджеты по уровням питаний. Возможно, программные пакеты как-то учитывают пиковые нагрузки в моменты переключения транзисторов на основе подключаемых транзисторных моделей микросхем. Но на этот вопрос я ответа пока не нашёл.

 

Ещё раз извините, если я задел чьи-то чувства, но если я не могу оценить какой либо физический эффект численно (пускай даже грубо) влияние этого эффекта я игнорирую в сравнении с более важными эффектами, которые удаётся оценить.

По этому я и просил у форумчан поделиться ценной информацией по этому вопросу. И если эта информация поможет найти ответы на мои вопросы, я её с благодарностью приму. Я пытался разъяснить для себя эти вопросы после семинара по сигрити, но, увы, у меня ни чего не получилось.

 

Именно по этому я считаю, что заморачиваться подобными вопросами на этапе выбора стека платы, это впустую тратить время.

[fill 2]

Но по этим результатам совершенно не понятен вклад собственной ёмкости полигона питания в результирующий импеданс. Т.е. мы не сможем уверенно решить нужен ли нам отдельный слой платы под плейн питания или будет достаточно локального полигона для размещения дискретных ёмкостей и подвода от источника.

 

Посмотрите видео, там ближе к концу наглядно показано как изменение диэлектрика между плейн питания и земли изменяет профиль импеданса СРП.

 

А тут на шум.

[Ваня Цаберт 1]

Действительно, там анализируется реальная отладочная плата ML405 и приводятся результаты замеров и моделирования цепи +2,5В.

Но по этим результатам совершенно не понятен вклад собственной ёмкости полигона питания в результирующий импеданс. Т.е. мы не сможем уверенно решить нужен ли нам отдельный слой платы под плейн питания или будет достаточно локального полигона для размещения дискретных ёмкостей и подвода от источника.

...

Оба эти пакета позволяют построить спектр полного сопротивления цепи питания, но ни один из них не поможет мне понять на сколько количественно мне важна собственная ёмкость полигона питания.

Очевидно, что мы бы смогли принять однозначное решение по данному вопросу, если бы в описаниях применяемых м/с были указаны бюджеты по полному сопротивлению цепей питания, но ведь этого нет. Хотя, может быть, это мне не попадались.. В лучшем случае указаны DC бюджеты по уровням питаний. Возможно, программные пакеты как-то учитывают пиковые нагрузки в моменты переключения транзисторов на основе подключаемых транзисторных моделей микросхем. Но на этот вопрос я ответа пока не нашёл.

 

ты вот отличную картинку привёл в пример. теперь отстрой на графике целевой импеданс PDN (посчитай его в блокноте в столбик ручками). посмотри, какой импеданс системы питания поимеешь на частоте излома и убедись, что емкость планов таки-необходима для кристальной чистоты питания на твоей платке.

[agregat 0]

Оба эти пакета позволяют построить спектр полного сопротивления цепи питания, но ни один из них не поможет мне понять на сколько ...

Именно по этому я считаю, что заморачиваться подобными вопросами на этапе выбора стека платы, это впустую тратить время.

Насчет впустую тратить время это вопрос спорный. Теперь как понять количественно. Это очень хороший вопрос.

Есть два способа.

Способ 1. Определяем импеданс по спектру тока потребления.

Берется один IBIS модель драйвера целевой микросхемы. На вход подается RND последовательность нулей и единиц.

В цепи питания снимается спектр тока потребления.

Зная количество драйверов в схеме, умножаем ток на количество получаем реальный ток потребления микросхемы и спектр этого потребления.

Далее делим допуск на шумы питания в виде 165mV( 5% от 3.3V например) на этот ток и получаем спектр импеданса, который должны обеспечить плата и конденсаторы.

Строим идеальный спектр импеданса и сравниваем с тем что получился. Модели конденсаторов на плату в помощь естественно.

Ну и тут Вы сразу увидите как конденсаторы буксуют выше 200MHz и никакое число емкостей не помогает опустить импеданс,

вот тут и помогут импедансы планов питания.

 

 

Способ 2. Строим реальную схему потребления.

Вытаскиваете модель топологии питания (PDN power distribution network) в Ansoft Designer.

Перед тем как вытаскивать в Siwave реально можно подключить либо упрощенные модели конденсаторов, либо подключить

оригинальные с сайта Murata. Либо эти же модели применить в Ansoft Designer.

То есть вытащить PDN с тучей портов под конденсаторы и пины питания микросхем.

Далее используем IBIS модели драйверов которые обеспечивают пиковое потребление. Это могут быть DDR память, FPGA или даже CPU.

Затем их питание подключаете через Вашу PDN, прямо вывод питания IBIS модели подключаете к пинам модели PDN.

Далее хлопаете всеми драйверами одновременно и смотрите просадку по питанию на пинах драйверов.

И вот тут можно посмотреть влияние плана питания, вытащить два варианта PDN с тонким диэлектриком или с толстым.

Шансов налететь на несходимость вагон, и тут придется попотеть :)

 

Работа это долгая и трудоемкая. Если плата обычная 8слойка вряд ли потребуется. Но есть, есть дизайны где без этого никак.

Когда Вы с таким столкнетесь сразу захочется умоделироваться до того, как бухнуть лям в неизвестность :)

[Ваня Цаберт 1]

Берется один IBIS модель драйвера целевой микросхемы. На вход подается RND последовательность нулей и единиц.

В цепи питания снимается спектр тока потребления.

Зная количество драйверов в схеме, умножаем ток на количество получаем реальный ток потребления микросхемы и спектр этого потребления.

 

дичайше извиняюсь за офф, но как через IBIS можно получить реальный ток потребления девайса? по-моему, ты херню городишь, агрегат.

 

[agregat 0]

дичайше извиняюсь за офф, но как через IBIS можно получить реальный ток потребления девайса? по-моему, ты херню городишь, агрегат.

Именно так они и рекомендуют это делать, опять же отсылаю к презентациям и мануалам от Ansoft.

С другой стороны, если есть сомнения, никто не мешает посмотреть спектр тока на выходе драйвера IBIS.

Его спектр по идее ничем не будет отличаться от того, что пойдет через вывод питания драйвера.

Так что метод в целом работает что так, что эдак.

 

Вот кстати презенташки по теме не от Ansoft но там как раз используют питание IBIS для тестирования PDN

https://www.cst.com/Applications/ArticlePDF?id=642

https://ibis.org/summits/nov14b/wang.pdf

[rloc 43]

Посмотрите видео, там ближе к концу наглядно показано как изменение диэлектрика между плейн питания и земли изменяет профиль импеданса СРП.

Спасибо, наглядное видео. Что за препрег такой 0.3 mils (~8 мкм) и эпсилон 16 ? Это похоже на листы для LTCC, но по температуре спекания даже FR4 high tg не выдержит. Или это просто в демонстрационных целях? HyperLynx делает распределенный анализ на основе разбиения на погонные емкости/индуктивности или ЭМ расчет?

[Ваня Цаберт 1]

HyperLynx делает распределенный анализ на основе разбиения на погонные емкости/индуктивности или ЭМ расчет?

это каверзный вопрос. изначально рысь была конкретным 2-D солвером, учитывался только срез трассы. но с девятой, по-моему, версии начали считать окружение, типа прилегающих полигонов и тэдэ и тэпэ. в настоящий момент ты можешь прикупить гиперлинкс с полноценной 3-D приладой. насколько она "полноценна", правда, судить не могу - отдаю RF-части в ADS, а экспериментировать на платах пока не готов.

[kappafrom 0]

касательно качества PDN (power distribution network).

есть вопрос в котором я запутался и не понимаю, не судите строго.

для корректной работы ИМС мы стремимся минимизировать импеданс PDN. если I/O ИМС работают на частоте 100МГц, нужно обеспечить низкий импеданс PDN примерно до 300 МГц ( выходной сигнал - меандр, основная энергия содержится в первых трех гармониках). для уменьшения локального импеданса устанавливаются развязывающие конденсаторы (локальные источники питания, имеющие собственную резонансную частоту, при которой импеданс почти равен ESR). Т.е. мы использованием множества конденсаторов разных номиналов опускаем профиль импеданса PDN для рассматриваемого пина ИМС (до сотых и десятых долей Ома).

но я много раз видел, что для подавления помех в цепях питания прямо на выходе источника питания ставятся EMI фильтры (например, от Murata BLM и прочие). Например чип BLM31P601SN1 имеет импеданс 600 Ом на частоте 100 МГц.

Эти EMI фильтры получается существенно увеличивают импеданс PDN в большом диапазоне частот? В чем смысл?

Получается нельзя использовать EMI фильтры в цепях питания скоростных интерфейсов?

[agregat 0]

Эти EMI фильтры получается существенно увеличивают импеданс PDN в большом диапазоне частот? В чем смысл?

Получается нельзя использовать EMI фильтры в цепях питания скоростных интерфейсов?

Хороший вопрос. Сначала просто ответ. Да EMI фильтр это хорошо, и да он увеличивает импеданс PDN, и в этом случае максимальный средний уровень тока будет меньше, по такой PDN, что требует на самом деле большей батареи конденсаторов прямо у потребителя.

В результате такая система работает даже лучше, потому что через всю плату идут сравнительно медленные импульсные токи с невысокой энергетикой и они не раздают помехи налево и направо, а вся мясорубка перемещается в зону между конденсаторами и собственно потребителем.

 

Теперь общие рассуждения по теме.

Есть два подхода к проектированию, цифровой и радио.

Цифровой подход можно назвать так "грубо мочим по площадям". То есть по всей плате в неконтролируемом порядке рассаживаются потребители тока. Каждый мочит сеть PDN как хочет, чтобы они не завалили питание свое и окружающих по всей плате расставляются конденсаторы в шахматном порядке, и у каждого потребителя по батарее конденсаторов. В результате получается такая мясорубка, помехи летят во все стороны, но за счет низкого импеданса PDN и огромного количества конденсаторов в общем и в частности вся эта шняга работает.

 

Радио подход более продуман. Питание раздается звездой, от источника питания выходят дроссели, вот сколько потребителей крупных, столько дросселей. И от каждого дросселя идет PDN, который кстати никто не мешает сделать низкоимпедансным, но суть в том что это уже не один план 3.3V на всю толпу, а 7 или 10 планчиков или даже широких трасс, которые идут каждый к своему потребителю.

Все эти планы PDN высоокомные с точки зрения источника питания, но их можно сделать низкоомные по конструкции.

То есть с источника питания мы не можем взять быстрее, чем позволит дроссель, но любая помеха извне умрет на месте за счет низкоомной конструкции PDN. И тут еще один момент вот вышел план от дросселя, и пускай идет до самого потребителя. Никаких промежуточных конденсаторов.

По сути план превращается в продолжение дросселя вплоть до первого конденсатора.

И чтобы обеспечить мощные броски тока, у каждого потребителя ставится большая батарея конденсаторов, максимально близко к потребителю.

В результате получаем офигенно качественную систему питания, которая не шумит в эфир, капитально развязывает разные чипы друг от друга, и обеспечивает серьезную надежность питания в целом.

Плата за это, конкретный гемор в организации всего этого дела. Но да, стоимость такой сети больше и места занимает и то и се, короче за все надо платить. Но если делать надежный и малошумящий по EMI дизайн, то это самое хорошее решение.

Конечно это только мое мнение :)

 

И наконец можно сделать промежуточный вариант, то есть поставить дроссель на выходе источника питаня, затем сразу же батарею конденсаторов, и затем единый план питания 3.3V на всю плату. Достоинство у такого решения только одно, помехи от источника питания не попадут в общий план 3.3V.

И если учесть что на плате работает целая толпа микросхем, которые резвятся там как хотят, думаю это имеет смысл, когда источник дешевый, ток на выходе большой и уровень помех от него превышает норму. И нужно снизить уровень EMI у платы в общем. То есть это дополнительная фильтрация.

Но это довольно дорогое удовольствие, потому что на больших токах и дроссели недешевые, и конденсаторы тоже. Спорный в общем момент.

Опять это тоже только мое мнение.

[rloc 43]

По-простому, задачу EMI надо разделить на две части: уменьшение импеданса питания вблизи всех активных элементов (уменьшение путей возвратных токов, пульсаций напряжения от собственного импульсного потребления) и развязки от других потребителей. Ферритовая бусинка важна во втором случае, повышая порядок ФНЧ по питанию (например, разделение аналогового и цифрового питания).