[iosifk 3]

Нет, jtag не подключен.

Легким путем не ходите? А почему?

 

[Fourier 0]

Легким путем не ходите? А почему?

По неопытности, наверное.

Схема была передрана с SP605, на которой все было отлажено.

На макетном образце все работало. Потом еще три платы сделали - вопросов не было. Вот на четвертой произошла вышеописанная ситуация)))

[Jury093 2]

Не подскажите какой ток через резистор RSET течет в нормальном режиме работы в Ваших девайсах?

Меня смущает, что на рабочей плате на нем падает 1,3 В. Причем сразу после подачи питания, до конфигурации. А на нерабочей ноль.

по RSET - рекомендуют заменить 5кОм на 4.87кОм

там есть еще рекомендации для RX-CLK, но копипаст из pdf не работает, если не поможет резистор, то напечатаю 4 команды для попробовать..

[Fourier 0]

по RSET - рекомендуют заменить 5кОм на 4.87кОм

там есть еще рекомендации для RX-CLK, но копипаст из pdf не работает, если не поможет резистор, то напечатаю 4 команды для попробовать..

Спасибо большое!

Это в еррате? По какой причине рекомендуют. если не затруднит ответить)))

Там по току через RSET нет инфы?

 

Но сейчас пока не попробовать. Так как микруха снята, а нам ее не поставить.

Изменено 4 мая, 2016 пользователем Fourier

[Jury093 2]

Это в еррате? По какой причине рекомендуют. если не затруднит ответить)))

это в Release Notes + errata, документ MV-S300723-00B_88E1111_RevB2_RN.pdf

по вашим цифрам у вас B2, это легко уточнить (вам неоднократно советовали) почитав регистры через MDIO

 

Там по току через RSET нет инфы?

не-а, написано что для B2 номинал такой-то.. (не факт, что ваш случай, но попробовать есть смысл)

 

Но сейчас пока не попробовать. Так как микруха снята, а нам ее не поставить.

с pqfp все было бы проще, но они здоровые по габаритам..

Изменено 4 мая, 2016 пользователем Jury093

[Fourier 0]

Спасибо.

PQFP коммерческого диапазона, на габариты наплевать

[iosifk 3]

По неопытности, наверное.

Схема была передрана с SP605, на которой все было отлажено.

На макетном образце все работало. Потом еще три платы сделали - вопросов не было. Вот на четвертой произошла вышеописанная ситуация)))

Ну а если в серии в каждой 10 плате что-то будет не так? Так и будете бегать с отпаянными микросхемами...

Поищите на тему "DFT"...

Удачи!

 

[Fourier 0]

Ну а если в серии в каждой 10 плате что-то будет не так? Так и будете бегать с отпаянными микросхемами...

ну а как xilinx SP605 серией гонит?

Серии кстати не будет)))

Поищите на тему "DFT"...

Удачи!

 

Теория функционала плотности?

Дискретное преобразование Фурье?)))

 

Изменено 4 мая, 2016 пользователем Fourier

[iosifk 3]

ну а как xilinx SP605 серией гонит?

 

Теория функционала плотности?

Дискретное преобразование Фурье?)))

https://www.google.ru/#newwindow=1&q=design+for+test

 

По поводу серии. Всегда удивляюсь тому, как инженеры не хотят жить хорошо, а разработки превращают в трудовой подвиг...

Ну гонит Ксайлинкс серию.. И что? У Вас такое же отлаженное производство? Или у Вас щука есть, чтобы без проблем жилось?

 

 

[Fourier 0]

https://www.google.ru/#newwindow=1&q=design+for+test

 

По поводу серии. Всегда удивляюсь тому, как инженеры не хотят жить хорошо, а разработки превращают в трудовой подвиг...

Ну гонит Ксайлинкс серию.. И что? У Вас такое же отлаженное производство? Или у Вас щука есть, чтобы без проблем жилось?

 

Да дело в том, что у инженеров не всегда достаточно компетенции и времени (может быть первое вытекает из второго) ))) А не в том, что они хотят или не хотят.

Спасибо за ссылку)))

[Jury093 2]

Спасибо.

да пока не за что..

детский вопрос - резистор на rset проверили? мало ли номинал не тот..

что у вас на выходе - медь или sfp?

заворот внутри 1111 в сторону fpga пробовали делать? - этим отсекается влияние/дефекты среды передачи данных..

[iosifk 3]

Да дело в том, что у инженеров не всегда достаточно компетенции и времени (может быть первое вытекает из второго) ))) А не в том, что они хотят или не хотят.

Спасибо за ссылку)))

Кстати, по поводу неподключенного JTAG... Могут быть проблемы, если по помехе он отключит начинку микросхемы от выводов...

А для компетенции - читайте мои статьи...

Удачи!

 

[Fourier 0]

Там подтягивающие резисторы в кристалле.

 

да пока не за что..

детский вопрос - резистор на rset проверили? мало ли номинал не тот..

 

проверял 4,99 кОм

 

что у вас на выходе - медь или sfp?

 

на выходе трансформатор, дальше разъем, дальше витая пара

 

заворот внутри 1111 в сторону fpga пробовали делать? - этим отсекается влияние/дефекты среды передачи данных..

 

не совсем понял вопрос...

 

дело в том, что PHY не работает совсем

нет падения на резисторе RSET

нет никаких клоков

т.е. до среды передачи дело не доходит.

грешен тем, что не считал состояния регистров до снятия микросхемы, так как надо корку было переписывать, а времени не было.

Думал, что дефект платы и проблема как то решится быстро по наитию... не решилась.

 

Может кто подскажет по процедуре заключения NDA с марвелом.

Насколько длительный процесс и что для этого требуется.

Изменено 4 мая, 2016 пользователем Fourier

[likeasm 0]

Там подтягивающие резисторы в кристалле.

TRSTn подтянут на землю через 4.7 кОм?

[iosifk 3]

Там подтягивающие резисторы в кристалле.

 

 

 

 

 

дело в том, что PHY не работает совсем

нет падения на резисторе RSET

 

грешен тем, что не считал состояния регистров до снятия микросхемы, так как надо корку было переписывать, а времени не было.

 

Может кто подскажет по процедуре заключения NDA с марвелом.

Насколько длительный процесс и что для этого требуется.

 

Для чтения регистров NDA совсем не нужен, т.к. расположение первых 16 регистров - стандартное. И не обязательно это делать специализированной "коркой".

1. Чтение этих регистров не сложно и самому написать.

2. Можно взять любой стартовый набор с микроконтроллером и на Си написать чтение этих регистров с передачей на хост. А ПЛИС по этим выводам - в 3-е состояние... 4 проводка вместе с Reset... Перебирайте все адреса, пока нужный не ответит... А кстати, адрес то правильно читается для PHY?

 

 

А заодно, проверьте какую длительность сброса любит PHY...