[sashko_g 0]

Можно ли теоретически построить синтезатор в диапазоне 60-1000 МГц со следующими характеристиками:

- шаг сетки частот: 1кГц;

- время перестройки на произвольную частоту: 10 мкс;

- спуры и гармоники хотя бы -60 дБн;

- энергопотребление менее 1 Вт;

 

Решение должно быть простым и энергоеффективным - сложные схемы с несколькими генераторами, переключаемыми фильтрами и т.д точно не подходят. Единственный вариант на данный момент - PLL+VCO типа HMC832. Если включить ручную калибровку и ширину петлевого фильтра 250 кГц можно добиться времени перестройки около 20-45 мкс при допустимой ошибке в 10 Гц (результат моделирования в ADIsimPLL).

 

Насколько я вижу из моделирования для Fractional-N PLL шаг сетки частот значения не имеет, можно получить шаг хоть в неколько Герц, поправьте если это не так.

 

Можно ли выжать еще быстродействие из этой микросхемы, возможно пожертвовав другими параметрами? Если нет, какие могут быть альтернативные варианты?

 

[_pv 79]

если потреблением пожертвовать, то AD9915.

 

а вот с dac39j82 можно и в 1Вт влезть если лишние ЦАПы и serdes усыпить.

 

[arhiv6 20]

Для HMC832 уровень 2,3 и 4 гармоник указан −20/−29/−45 dBc соответственно. Без пачки фильтров наверное не обойтись. Можно попробовать набрать их из недорогих LFCN от Mini-Circuits.

[VCO 0]

Можно ли теоретически построить синтезатор в диапазоне 60-1000 МГц со следующими характеристиками:

- шаг сетки частот: 1кГц;

- время перестройки на произвольную частоту: 10 мкс;

- спуры и гармоники хотя бы -60 дБн;

- энергопотребление менее 1 Вт;

Потребление с опорой или без? Шумы не имеют значения?

Если нет, какие могут быть альтернативные варианты?

Можно посмотреть в сторону варианта DDS=MCU+DAC.

[arhiv6 20]

Можно посмотреть в сторону варианта DDS=MCU+DAC.

Правильно ли я понимаю, что вы предлагаете напрямую формировать синус в ЦАП? Для получения частоты 1000МГц DAC должен иметь частоту семплирования >2ГГц, тогда, наверное, имелось в виду не MCU а FPGA?

[VCO 0]

Правильно ли я понимаю, что вы предлагаете напрямую формировать синус в ЦАП? Для получения частоты 1000МГц DAC должен иметь частоту семплирования >2ГГц, тогда, наверное, имелось в виду не MCU а FPGA?

Нет, можно сформировать базовый синтезатор с октавной 60-120 МГц или 2/3-октавной перестройкой 60-90 МГц, а выше переносить частоту умножением только на 2 (для октавы) или на 2 и на 3 (2/3 октавы). Во втором случае диапазон 90-120 МГц закрывается делением на 2 после умножения на 3.

Таким образом в 1-м случае частота сэмплирования должна быть не менее 288 МГц, а во втором - не менее 216 МГц.

 

Т.е. требования к ЦАПу относительно скромные, если пока не учитывать разрядность и динамические характеристики.

А вот справится ли с задачей MCU - это отдельная тема. Просто FPGA имеет довольно большое потребление.

 

Со схемами умножения тоже есть сомнения по потреблению, но умножение и/или деление потребуются и в случае с ФАПЧ.

[_pv 79]

Правильно ли я понимаю, что вы предлагаете напрямую формировать синус в ЦАП? Для получения частоты 1000МГц DAC должен иметь частоту семплирования >2ГГц, тогда, наверное, имелось в виду не MCU а FPGA?

посмотрите даташит на DAC39J82 от TI, он и потреблению вроде проходит.

там NCO внутри уже есть для несущей, а порт данных - для модуляции, которая в случае генерации синуса соответственно не нужна совсем. так что простенького MCU для конфигурации должно хватить.

[sashko_g 0]

если потреблением пожертвовать, то AD9915.

а вот с dac39j82 можно и в 1Вт влезть если лишние ЦАПы и serdes усыпить.

 

AD9915 потребляет 2-3Вт, для портативного устройства вряд ли подойдет.

DAC39J82 - интересный вариант, получается этот ЦАП можно использовать как DDS. Потребление нужно посчитать, но вообще-то странно, что 16-разрядный ЦАП более экономичен чем узкоспециализированный 12-разрядный DDS.

 

Потребление с опорой или без? Шумы не имеют значения?

Можно посмотреть в сторону варианта DDS=MCU+DAC.

 

Потребление без опоры. Опора - скорее всего TCXO 10 или 28 МГц.

Самому делать DDS c тактовой более 2ГГц не хочется. И хотя рядом будет стоять мощная FPGA (цифровая часть тракта), я с трудом представляю как загнать в ЦАП >2GSPS данных с приличной разрядностью и чтобы это было энергоеффективно. Вообще желательно разделить цифровую и аналоговую части тракта, чтобы отлаживать их отдельно, а еще ставить отдельную FPGA специально для самодельного DDS будет не рационально.

 

Для HMC832 уровень 2,3 и 4 гармоник указан −20/−29/−45 dBc соответственно. Без пачки фильтров наверное не обойтись. Можно попробовать набрать их из недорогих LFCN от Mini-Circuits.

Вы меня озадачили. Через одну сточку ниже в даташите вообще страшный цифры:

fo/30 Mode at 3 GHz/30 = 100 MHz 2nd/3rd/4th −33/−10/−40 dBc

Это получается на 300МГц будет гармоника всего на 10 дБ ниже основной? Это же ерунда какая-то получается. Возмем плату WBX производителя Ettus (сайт схема). Там для приемной и передающей части используют синтезаторы ADF4350 в диапазоне от 100 до 4400 МГц (модулятор и демодулятор потом делят частоту на 2). По даташиту у этого синтезатора вторая/третья гармоники -20/-10 дБн Получается при работе на частоте 50МГц у передатчика на 150 МГц торчит такой же спектр всего на 10 дБ ниже? Это же в принципе не пройдет проверку по побочным излучениям. Никаких фильтров на выходе синтезатора кроме конденсатора 1000пФ и трансформатора там нет, никаких фильтров после смесителя тоже нет. Как это тогда работает?

Изменено 12 апреля, 2016 пользователем sashko_g

[arhiv6 20]

Да, с уровнями кратных гармоник так и есть. Если мешают - только фильтроваться. В вашем случае можно обойтись пятью-шестью ФНЧ.

Изменено 12 апреля, 2016 пользователем arhiv6

[VCO 0]

Самому делать DDS c тактовой более 2ГГц не хочется. И хотя рядом будет стоять мощная FPGA (цифровая часть тракта), я с трудом представляю как загнать в ЦАП >2GSPS данных с приличной разрядностью и чтобы это было энергоеффективно.

Зачем >2ГГц? Я же всё выше объяснил: ФАПЧуете от опоры тактовую 300 МГц, делаете октаву 60-125 МГц и трижды умножаете на 2 до 1 ГГц. Классика жанра.

 

С потреблением, разумеется, придётся подолбаться. Но вы просили теоретически возможный альтернативный вариант - предложил первое, что пришло в голову.

 

Можно ещё поискать готовый DDS с тактовой до 300 МГц с умеренным потреблением и проделать с ним тоже самое. У ADI до 400 МГц несколько - выбирайте.

 

А если ограничиться ~2/3 октавы 60-100 МГц и взять AD9913, то вообще всё красиво получается - у него всего 50 мВт при 250 МГц, но архитектура немного усложнится. Правда тут уже насчёт спуров до -60 дБ на 1 ГГц я уже сильно сомневаюсь...

[AFK 0]

Может Si571, но там тоже прямоугольник на выходе :crying:

 

Не подходит такой вариант, время перестройки 10 мс на большой шаг.

Вообще шаг 1 кГц реализованный только на ФАПЧ предполагает инерцию далеко за требуемые 10 мкс.

Варианты с делителями как правило богаты гармониками, остается вычитать на смесителе два высокочастотных сигнала.

Изменено 12 апреля, 2016 пользователем AFK

[VCO 0]

Кстати, можно расширить полосу перестройки DDS до 3 октав, скажем, от 15 МГц до 125 МГц и сразу умножить на 8 для энергосбережения.

Но тогда выфильтровать синус в частотном диапазоне 125МГц-1ГГц будет сильно проблематично, поэтому такое лобовое решение не пойдёт.

[sashko_g 0]

Кстати, можно расширить полосу перестройки DDS до 3 октав, скажем, от 15 МГц до 125 МГц и сразу умножить на 8 для энергосбережения.

Но тогда выфильтровать синус в частотном диапазоне 125МГц-1ГГц будет сильно проблематично, поэтому такое лобовое решение не пойдёт.

Тяжело сказать что будет со спектром после умножения на 8. Могут быть все возможные гармоники (это при условии, что после DDS выфильтрована только чистая синусоида без остатков в других зонах Найквиста и спуров нет). В таком случае нужен набор переключаемых ФНЧ.

 

А вы можете подсказать популярные микросхемы реализующие умножение частоты с постоянным и переменным коэфициентом (если такие есть)? Поиск в интернете дал на удивление мало результатов. У Аналога умножители только на большие гиги, у остальных топ-производителей не нашел.

[VCO 0]

А вы можете подсказать популярные микросхемы реализующие умножение частоты с постоянным и переменным коэфициентом (если такие есть)?

Для чистого синуса подойдут только умножители на 2. Их можно реализовать на диодах Шоттки, можно купить готовые микросборки, например, у Mini-Circuits: http://194.75.38.69/products/multipliers_sm.shtml Они широкодиапазонные и пассивные, поэтому отбирать лучше не только по диапазону частот, но и по вносимым потерям. Есть и другие производители, но они менее доступны. Обычно для экономии разработчики делают их сами.

 

Умножителей с переменным коэффициентом не встречал, но генератор гармоник чисто теоретически может быть таковым. Но он вам не нужен.

[serega_sh____ 2]

Можно ли теоретически построить синтезатор в диапазоне 60-1000 МГц со следующими характеристиками:

А чем Вам решение не устраивает с синтезатором на несколько гиг и последующем делением частоты?

т.е. Формировать на нескольких гигах и потом при помощи делителя опускать вниз.... Ну как на некоторых анализаторах спектра сделано.

правда придётся ФНЧ диапазонные делать, чтоб с гармониками бороться, но это уж minicircuits. Но маломощные переключалки и фильтры сей час не проблема.

 

Чтоб диапазон перекрыть возможно будет легче коэффициент деления переключать. А может и просто синтезатор с полосой перестройки 1 гиг можно найти.