[Uree 1]

И внутри пар тоже вравнивания имеются на скрине, я о них и писал. Что там между парами происходит трудно понять когда не видно пункта назначения, а внутри достаточно два поворота в одну сторону, чтобы несколько десятых набежало. Вопрос в том какая разность фаз критична в данном конкретном случае. Хотя стремится к идеалу, конечно, можно бесконечно.

[EvilWrecker 0]

Странный пример. На крупным планом диф.парах расстояние между проводниками по изображению много больше ширины самих проводников. Обычно такое же или меньше.

 

По комментариям выше до меня наконец вроде дошло что вы имел ив виду- судя по всему на скриншоте loose coupled diffpair, в то время как вы наверняка ожидаете tight couple. Поправьте если заблуждаюсь.

 

Это что же должно было случиться с диф парой, чтобы понадобилось СТОЛЬКО горбов, чтобы выровнять их разность... 3-4 раза повернуть в одну сторону? Жестоко...

 

А почему вас смущает количество меандров? Нормальная вполне себе картина.

[MapPoo 0]

Так не в самой паре же выравнивают, а с соседними. :rolleyes:

А мне в самой паре интереснее) От такого расстояния между выравнивающими витками я вообще в ужас пришел) Боюсь на них смотреть)

Как-то стараюсь расстояние между трассами в 10W... Если совсем не жмет... Понимаю, что ханжество, но, пока, места хватало :rolleyes: Лопаты рулят!

 

[ViKo 1]

И внутри пар тоже вравнивания имеются на скрине, я о них и писал. Что там между парами происходит трудно понять когда не видно пункта назначения, а внутри достаточно два поворота в одну сторону, чтобы несколько десятых набежало. Вопрос в том какая разность фаз критична в данном конкретном случае. Хотя стремится к идеалу, конечно, можно бесконечно.

Понял. Мелкие "прыщики" на дорожке.

[MapPoo 0]

Мелкие прыщики

:maniac:

Что там от дифф пары остается? Что страшнее - десяток-два пикосекунд разбега или такой скачок волнового?

По виду там диф пары даже не 0.1\0.1. Больше похоже на 0.1\0.2.

А уж "мелкие прыщики"...

Какое там расстояние между трассами в этих прыщиках? 2 расстояния? 3? 5?! Какое там волновое? Я чет напрягся)

Уж лучше бы около переходных помучить пары, чтобы они не красивенькие были, симметричные, а со смещением...

Пускай и коряво, но там на переходе со слоя на слой и так дики скачок, это насилие почти незаметным будет :rolleyes:

Изменено 25 января, 2016 пользователем MapPoo

[bigor 0]

Дифпара на картинке весьма слабо связанная. Поэтому добавление меандра в одно из плеч практически не скажется на импедансе.

А вот по поводу пикосекунд - нужно смотреть на интерфейс. Кому-то эти пикосекунды не важны, а кому-то весьма даже...

[MapPoo 0]

Тс вроде сказал, что сейчас работает на 72 мегагерцахи собирается переходить на 400.

Если мне не изменяет память, в ддр2 есть допуски на разницу в длинне как между парами, так и между группами. Этот допуск не так уж и близок к нулю...

Таки да, надо смотреть интерфейс. Но и избыточность тоже ни к чему.

 

 

 

Изменено 25 января, 2016 пользователем MapPoo

[Uree 1]

Секундочку, сейчас будет вишенка на торт:) Полдня крутилось в голове по поводу скачков импеданса, наконец вспомнил.

Подкинули мне недавно дизайн для внесения мелких изменений в очередную версию. И вот вначале, просматривая что там вообще есть, замечаю такие себе перлы:

 

- какой импеданс у такой диффпары?

 

- а у таких?:)

 

Т.е идут себе сигналы, вообще никак не собранные в пары, на разных слоях разные половины этих пар. Только и того, что выравнены длины. И оно так работает! Уже не первую версию. И это не 400МГц ДДР2, это 1333 ДДР3. Да, наверняка помехоустойчивость таких "пар" практически нулевая, но видимо до критических уровней ничего не дошло, раз на работу памяти до сих пор не нарекали.

Если что, я не предлагаю следовать политике делать как попало, авось заработает. Но перегибать тоже не всегда надо. Интерфейсы, особенно скоростные, не дураки прорабатывали и запас устойчивости в них заложен приличный. Судя по скринам иногда даже сильно стараясь не получится "убить" их работу.

[MapPoo 0]

Убейте меня...

Кстати, это точно дифы? Странно далеко друг от друга выходят.

И да, у них реально на 1333 работает? Какую макс частоту выдавили ? Просто страно оно выглядит... Что это за сигнал то хоть?

МБ спасает то, что расстояния небольшие относительно...

Я блин наводки в проводниках SPI вижу... Причём достаточно заметные. (в осциллограф..) На прием сигналов то оно не влияет.. Но там и лвдс недалеко есть, который уже соизмерим с этой помехой.... И если он идёт не диф линией, то я не знаю как оно работать будет...

Упд

Открыл на компе, а не на телефоне. Реально диф пары... Убейте меня... Как оно блин вообще работает? Теперь точно интересен вопрос реальной рабочей частоты)

Изменено 25 января, 2016 пользователем MapPoo

[Uree 1]

На первом клок памяти, на втором все четыре строба.

Насчет частоты точно не скажу, но чипы H5TQ2G63DFR там запаяны. В номинале 1333, а насколько у них работают не сказали. Но то, что работают - факт, потому как менять дизайн памяти отказались. Может в следующей ревизии... а то сейчас на это больно смотреть.

 

ЗЫ. Да, это было не все - fly-by там тоже не соблюдено:)

[EvilWrecker 0]

Убейте меня... Как оно блин вообще работает? Теперь точно интересен вопрос реальной рабочей частоты)

 

А что собственно вас удивляет? Если все сделать правильно оно и на гигагерцах будет работать без нареканий- потому как нет ничего криминального в том чтобы вести проводники как single- ended: скажу больше, делают тест платки для измерений и специально расщепляют пары для изучения сигналов- тут помню давно даже пробегала тема, где человек спрашивал за подобный девайс под HDMI.

 

Полностью согласен с Uree насчет отсутствия помехоустойчивости, поскольку при таком подходе собственно теряется физика явления- однако судя по скриншот дело идет на внутренних слоях, что может нивелировать этот момент.

 

Имею вопрос к ув.Uree- а изначально автор платы в чем разводил? Неужто в аллегро?

[Uree 1]

Не только на внутренних, на наружных тоже. Причем разные сигналы пары идут по разным слоям - например плюс клока выходит из под Цинка во внутреннем слое, а минус на боттоме. В общем чудеса на виражах еще те. Сам в шоке был когда увидел. А в еще большем, когда услышал что оно так работает и им не это надо поправить...

 

Не совсем Аллегро - Оркад, причем увы, в мин. лицензии, поэтому работы с диффпарами официально нет, механизмов контроля длин тоже. Ну вот и сделали, как получалось:)

[EvilWrecker 0]

Не только на внутренних, на наружных тоже. Причем разные сигналы пары идут по разным слоям - например плюс клока выходит из под Цинка во внутреннем слое, а минус на боттоме. В общем чудеса на виражах еще те. Сам в шоке был когда увидел. А в еще большем, когда услышал что оно так работает и им не это надо поправить...

 

 

Постойте, вы хотите сказать что в пределах одного bytelane проводники лежат в разных слоях? И при этом логично ожидать что никаких Z-Axis Delay/Pin Package Delay в расчетах не участвовало? Если так то вам надо этого сотрудника беречь как корпоративный талисман- ни разу в жизни не видел такой удачи.

 

Не совсем Аллегро - Оркад, причем увы, в мин. лицензии, поэтому работы с диффпарами официально нет, механизмов контроля длин тоже. Ну вот и сделали, как получалосьsm.gif

 

Понятно- я просто не сразу понял как DRC прошло с такой разводкой по правилу Max Uncoupled Length, но как тогда этот человек сделал выравнивание? Титан.(без иронии)

[Uree 1]

Какой там byte-lane... проводники одной диффпары лежат на разных слоях, а не только разные биты одного байта. И естественно никаких учетов доп. длин тоже - выравнивание только пин-пин для данных и общей длины цепи для адресов-контроля. Вот так, кстати, выглядят адреса:

 

 

Рекомендации по ДДР3?:) Не, не слышал:)

 

Насчет беречь не знаю, я бы после такого дизайна уволил.

Вообще случай выглядит как выстрел в десятку, причем с завязанными глазами - случайно получится может, но вот повторить вряд ли получится. Хотя было бы любопытно выяснить предел прочности того же ДДР3, когда он все-таки откажется заводится... Жаль, что нельзя делать платы с регулируемыми длинами трасс, а на модели понять в какой именно момент она начнет сбоить, а когда совсем не заведется или заведется на меньших скоростях/больших таймингах не получится.

[EvilWrecker 0]

Какой там byte-lane... проводники одной диффпары лежат на разных слоях, а не только разные биты одного байта. И естественно никаких учетов доп. длин тоже - выравнивание только пин-пин для данных и общей длины цепи для адресов-контроля. Вот так, кстати, выглядят адреса:

 

Я думал что видел все после поделий гугловских индусов и пакистанцев, но этой бордой я сражен наповал. И оно работает. А глазковые диаграммы снимали? TDR там всякие и прочее?

Насчет беречь не знаю, я бы после такого дизайна уволил.

 

Понятно что надо гнать раскаленной кочергой, но по мне так это везение 90 уровня.