[PCBtech 0]

....

pspice в большей степени интересем ближе к аналоговой схемотехнике, там, где действительно вариации параметров компонентов могут существенно влиять на работу схемы, и моделирование таких схем - это то, с чего впринципе следует начинать разработку. но аналоговая схемотехника очень уж далека от быстрой цифры. т.е. я хочу сказать что устраивая семинар по ДДР памяти - вы увидите наверняка много сильных схемотехников-разводчиков цифры, а устраивая семинар по пспайсу придут наверняка уже совсем другие люди.

 

имхо зарабатывая деньги на быстрой цифре глупо лезть в аналоговую схемотехнику и наоборот, больно уж разная магия и там и там.

 

Ага, спасибо за мнение!

Мы потому и разносим DDR и моделирование PSPICE на два разных дня, и понимаем, что придут разные люди.

Если придут разные, но от одной фирмы - получат скидку за 2 дня, конечно.

 

Но я пока не вижу в обсуждении никого, кто реально аналоговой техникой занимается. Может, они в других ветках форума?

Или вообще у нас народ не очень умеет и не очень пользуется инструментами моделирования?

[PCBtech 0]

Итак, пока вырисовывается вот такая программа на первый день, и ниже программа на второй день.

Прошу всех заинтересованных прокомментировать, и желательно привлечь ваших схемотехников,

мы готовы выслушать пожелания, есть еще месяц впереди.

 

30 ноября, понедельник, С.-Петербург

3 ноября, четверг, Москва

 

Семинар для разработчиков скоростных печатных плат с DDR и схемотехников.

Проектирование и моделирование печатных плат с DDR-памятью

 

Докладчики:

Srdjan Djordjevic, Cadence Design Systems

John Phillips, Cadence Design Sytems

Александр Акулин, PCB technology

 

1 Методология проектирования плат с ПЛИС и DDR2 / DDR3 / DDR4

1.1 Рекомендации по параметрам и конструкциям печатных плат с BGA-корпусами ПЛИС и DDR. Параметры HDI-плат. Размеры площадок и отверстий.

1.2 Нюансы трассировки DDR. Как повысить реализуемость и скорость трассировки проектов?

1.3 Фанаут. Микроотверстия. Свободные выводы BGA. Фильтрующие конденсаторы.

1.4 Обзор интерфейсов DDR2 / DDR3 / DDR4. Группы сигналов. Варианты топологий.

1.5 Техники размещения, фанаута и предварительной трассировки.

1.6 Электрические ограничения DDR. Правила трассировки DDR, задание ограничений.

1.7 Правила DDR в САПР P-CAD, Altium, Cadence.

1.8 Что такое матч-группа. Зачем нужно выравнивать длины цепей. Топология Fly-By.

1.9 Импеданс и структура слоев платы. Примеры типовых структур.

1.10 Настройки проекта и генерация комплексных цепей в САПР.

1.11 Автоматическая генерация электрических правил в проекте САПР. Наборы правил.

1.12 Контроль задержек по оси Z. Контроль задержек внутри микросхем.

 

2 Моделирование плат с ПЛИС и интерфейсами DDR2/3/4.

2.1 Взаимосвязь целостности сигналов и питаний на высокоскоростных печатных платах.

2.2 Анализ системы питаний в частотной области. Корректировка полигонов для устранения резонансов.

2.3 Подбор матрицы фильтрующих конденсаторов под ПЛИС и DDR.

2.4 Верификация топологии интерфейса DDR с помощью симуляции. Глазковая диаграмма. Проблемы одновременного переключения в шине.

2.5 Вопросы ЭМС, симуляция и спектр ЭМИ на печатном узле

 

3 Планирование и оптимизация раскладки выводов ПЛИС для ускорения трассировки DDR и других шин.

3.1 Нюансы выбора ПЛИС для реализации проекта. Назначение выводов ПЛИС.

3.2 Создание схемы и трассировка. Взаимодействие схемотекника и конструктора.

3.3 Планирование трассировки ПЛИС. Визуализация проекта. Генерация схемы.

3.4 Оптимизация раскладки связей в редакторе печатных плат.

3.5 Методология построения сквозного интегрированного маршрута проектирования ПЛИС и печатной платы с ПЛИС и DDR-памятью.

3.6 Конкурентная оптимизация нескольких ПЛИС, взаимное расположение.

3.7 Визуализация и создание временных диаграмм ПЛИС, контроль фронтов для Xilinx и Altera на соответствие стандартизованным интерфейсам и протоколам.

 

1 декабря, вторник, С.-Петербург

2 декабря, среда, Москва

 

Семинар для схемотехников и разработчиков широкого профиля.

Проектирование и моделирование цифровых плат со скоростными линками.

Проектирование и моделирование аналоговых и аналого-цифровых схем.

 

1 Методология симуляции аналоговых и смешанных аналого-цифровых схем на основе PSPICE

1.1 Базовая симуляция аналоговых и аналого-цифровых схем. Примеры.

1.2 В каких случаях достаточно простого LTSpice, а когда нужна продвинутая симуляция?

1.3 Скрипты (язык TCL) и примеры автоматизации в симуляции

1.4 Определение перегруженных компонентов, поиск области надежной работы схемы

1.5 Оптимизатор параметров схемы и номиналов компонентов

1.6 Продвинутые модели (интерфейс C)

1.7 Моделирование на системном уровне (язык SystemC)

1.8 Вопросы качества и доступности моделей компонентов. Зашифрованные модели.

 

2 Моделирование при разработке источников питания на печатной плате

2.1 Достаточно ли скопировать референс-дизайн для разработки собственного устройства, или нужно его проверить и оптимизировать? Что нужно проверять?

2.2 Анализ стабильности

2.3 Переходная характеристика

 

3 Моделирование целостности питаний и сигналов на печатных платах со скоростными интерфейсами, с IBIS-моделями и без них.

3.1 Взаимосвязь между качеством системы питания, качеством трассировки и качеством скоростного интерфейса. Факторы, определяющие максимальную скорость передачи и количество ошибок в канале.

3.2 Методология анализа системы питания в многослойных платах.

3.3 Контроль падения напряжений, плотность тока, уровень шума и надежность схемы.

3.4 Методология подбора матрицы фильтрующих конденсаторов по питанию.

3.5 Скоростные цифровые сигналы, дифференциальные пары и возвратные токи.

3.6 Извлечение достоверных частотных параметров из топологии печатной платы в 3D.

3.7 Обеспечение высокой пропускной способности скоростных интерфейсов за счет моделирования целостности сигналов. Глазковая диаграмма. Диаграмма ошибок.

3.8 Анализ скоростного канала в частотной области и во временной области.

3.9 Дополнительные факторы, снижающие скорость в канале. Скин-эффект и шероховатость поверхности проводника. Регулярная волокнистая структура стеклотекстолита. Трапециевидность сечения трасс. Качество полигонов. Переходные отверстия в цепи возвратных токов.

 

4 Моделирование температурных режимов на печатной плате с мощными компонентами, ПЛИС, процессорами, с учетом радиаторов и обдува.

4.1 Вопросы определения физических свойств материалов электронного модуля и их зависимость от температуры.

4.2 Получение 3D-распределения температур на плате и компонентах

4.3 Интерпретация и использование результатов для оптимизации проекта

 

 

[MapPoo 0]

А можно еще в скобочках, для выделения всего, что будет показываться на конкретном ПО, написать используемое ПО? Чтобы сразу поставить точки над И? Или считать, что все заточено на Cadence?

Изменено 22 октября, 2015 пользователем MapPoo

[rudy_b 1]

А о каком именно PSPICE симуляторе идет речь?

[Александр77 1]

А есть ли планы проведения семинаров в "более ранние сроки", а не в ноябре - декабре? (речь уже о как минимум 2016г)

Вопрос обусловлен тем, что показав план семинара, получил ответ "а сейчас уже закончились возможности для отправки сотрудников на подобные мероприятия". :crying:

Прекрасными были бы периоды ранней весны или неглубокой осени.

[MapPoo 0]

У нас тоже закончился период занесения на отправку )

Почти задним числом проводим)

[PCBtech 0]

А есть ли планы проведения семинаров в "более ранние сроки", а не в ноябре - декабре? (речь уже о как минимум 2016г)

Вопрос обусловлен тем, что показав план семинара, получил ответ "а сейчас уже закончились возможности для отправки сотрудников на подобные мероприятия". :crying:

Прекрасными были бы периоды ранней весны или неглубокой осени.

 

Что Вы называете ранней весной?

Думаю, что в марте-апреле мы будем проводить семинар по печатным платам на СВЧ-материалах.

Неглубокой осенью следующего года проведем семинар по САПР Cadence Allegro.

Планов проводить семинар по трассировке DDR на следующий год пока нет,

хотя, судя по ажиотажной регистрации (мест почти не осталось) - надо будет повторить.

 

 

А о каком именно PSPICE симуляторе идет речь?

 

Речь идет про симулятор PSPICE, тот самый, который в свое время приобрела и развивает компания Cadence Design Systems.

 

Будут обсуждаться дополнительные возможности Advanced PSPICE,

которые помогают разработчикам повысить надежность аппаратуры.

 

[Александр77 1]

Вот как раз март- апрель это ранняя весна.

Сентябрь -октябрь неглубокая осень.

Жаль, что планов на семинар по DDR еще нет.

А в последующем с материалами семинара этого года можно будет как-то ознакомиться?

[PCBtech 0]

Вот как раз март- апрель это ранняя весна.

Сентябрь -октябрь неглубокая осень.

Жаль, что планов на семинар по DDR еще нет.

А в последующем с материалами семинара этого года можно будет как-то ознакомиться?

 

Слайды, наверное, можно будет запросить.

А видео мы снимать не планируем, так что живое обсуждение, увы, послушать не получится.

Разве что кто-то запишет на диктофон...

 

[Александр77 1]

Вас понял. Спасибо!

[MapPoo 0]

А у нас сообщили, что не успели у всех подписать, чтоб проплатить... За месяц... Две подписи... У людей, которые почти все время на предприятии... И ладно бы сообщили заранее... А то за 2 дня до поездки... Нехорошие личности... А ведь уже и договор получили и в бюджет внесли...

Вообщем, +1 в очередь на слайды...

Съездили блин...

[embddr 0]

Слайды, наверное, можно будет запросить.

А видео мы снимать не планируем, так что живое обсуждение, увы, послушать не получится.

Разве что кто-то запишет на диктофон...

 

А жаль. Сегодняшний доклад Серджана Джорджевича мне очень понравился (завтра будет еще интересней), но он основан на практических примерах, по этому в слайдах ничего полезного скорее всего не будет. Видео было бы очень кстати, в т.ч. для обоснования покупки.

 

 

[PCBtech 0]

А жаль. Сегодняшний доклад Серджана Джорджевича мне очень понравился (завтра будет еще интересней), но он основан на практических примерах, по этому в слайдах ничего полезного скорее всего не будет. Видео было бы очень кстати, в т.ч. для обоснования покупки.

 

Видео - для обоснования покупки???!!!

Такое в принципе бывает?

 

Если это действительно так - давайте лучше устроим для вашего руководства он-лайн конференцию с Серджаном, на примере вашего проекта.

 

[embddr 0]

Видео - для обоснования покупки???!!!

Такое в принципе бывает?

 

Еще и не такое бывает. Высокое начальство, как Винни Пуха, длинные слова только расстраивают. А вот красивая картинка самое то.

 

[embddr 0]

Я конечно имею в виду то, что презентация на примере реального проекта гораздо эффективней, чем пустые слова в брошюре. Можно, конечно, и онлайн, но видео удобней, потому что нет привязки ко времени. Да и вам бы это ничего не стоило.