diesel082 0 25 мая, 2015 Опубликовано 25 мая, 2015 · Жалоба Доброго всем времени суток! Исходные данные: процессор - TMS320DM365 память - MT47H128M16RT-25E Что нужно: Совсем не умею разводить DDR, DDR2 (про DDR3 пока молчу) Есть микросхемка TMS320DM365 от Texas (даташит по ссылке в исхождных). На стр. 115 приведены три таблицы, с классами цепей. В таблице 6-30 3 три класса "CLK", в таблице 6-31 четыре класса сигнальных (классы ADDR_CTRL, DQ0, DQ1, DQGATE). Мне какие по длине равнять, напишите имена классов? и то что по табл. 6-30 классы CK, DQS0, DQS1 мне нужно равнять их с чем-то? Или CLK цепи дифпарами просто вести? Выручайте Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
agregat 0 25 мая, 2015 Опубликовано 25 мая, 2015 · Жалоба Смотрите далее по тексту. Как трассировать CK и ADDR_CTL в таблице 6.33, как трассировать DQ и DQS в таблице 6.34, DQGate в таблице 6.35. Там даны полные данные что относительно чего выравнивать и какая длина. Равнять все что есть в таблицах. А это клоки CLK, адрес и управление MA[..], RAS, CAS, WE, BA и т.д., стробы DQS, DQM, данные DQ и конечно питание надо качественно отработать. Кроме того надо разместить над референсными планами земли и учесть что данные и стробы разводятся на одном слое, а адрес и управление на другом. Лучше всего набрать в гугле DDR2 PCB Desigh Guideline и прочитать ВСЕ что есть по ссылкам, начиная от Micron и заканчивая Fujitsu. Когда в голове будет полное понимание начинать трассировать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
diesel082 0 25 мая, 2015 Опубликовано 25 мая, 2015 · Жалоба Смотрите далее по тексту. Как трассировать CK и ADDR_CTL в таблице 6.33, как трассировать DQ и DQS в таблице 6.34, DQGate в таблице 6.35. Там даны полные данные что относительно чего выравнивать и какая длина. Равнять все что есть в таблицах. А это клоки CLK, адрес и управление MA[..], RAS, CAS, WE, BA и т.д., стробы DQS, DQM, данные DQ и конечно питание надо качественно отработать. Кроме того надо разместить над референсными планами земли и учесть что данные и стробы разводятся на одном слое, а адрес и управление на другом. Лучше всего набрать в гугле DDR2 PCB Desigh Guideline и прочитать ВСЕ что есть по ссылкам, начиная от Micron и заканчивая Fujitsu. Когда в голове будет полное понимание начинать трассировать. Спасибо что ясность по классам чуть внесли Гуглил по поводу "DDR2 PCB Desigh Guideline". Читать просто много, на русском инфы нет (понятнее и быстрее было бы) времени особо нет, вот и решил спросить. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
diesel082 0 27 мая, 2015 Опубликовано 27 мая, 2015 · Жалоба Больше никто ничего не предложит не подскажет? :1111493779: :crying: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
agregat 0 27 мая, 2015 Опубликовано 27 мая, 2015 · Жалоба Изучать надо доки на английском. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
NULL 0 27 мая, 2015 Опубликовано 27 мая, 2015 · Жалоба Больше никто ничего не предложит не подскажет? :1111493779: :crying: Можно ещё на чертежи от Spectrum Digital посмотреть, там DM365 + MT47H64M16HR: DM365 EVM Support Home (Revision C) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvilWrecker 0 27 мая, 2015 Опубликовано 27 мая, 2015 · Жалоба Я бы на вашем месте начинал бы с DDR3/4 - гораздо более приятные в разводке: если начнете с тройки есть отличные видео от Zuken на ютубе где рассказывается что почем, по ней все хорошо расписано- что про топологию, что про свапы. Проблемы же я ожидал в другом месте- а именно в каком САПР Вы собираетесь выравнивать проводники. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
diesel082 0 9 июня, 2015 Опубликовано 9 июня, 2015 · Жалоба Я бы на вашем месте начинал бы с DDR3/4 - гораздо более приятные в разводке: если начнете с тройки есть отличные видео от Zuken на ютубе где рассказывается что почем, по ней все хорошо расписано- что про топологию, что про свапы. Проблемы же я ожидал в другом месте- а именно в каком САПР Вы собираетесь выравнивать проводники. 1. Что в схеме заложили (а именно DDR2, а не DDR3/4) то и приходится трассировать 2. САПР - Altium Designer Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ClayMan 0 9 июня, 2015 Опубликовано 9 июня, 2015 · Жалоба 2. САПР - Altium Designer Тогда запасайтесь терпением :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvilWrecker 0 9 июня, 2015 Опубликовано 9 июня, 2015 · Жалоба Тогда запасайтесь терпением :) Так точно- готовьтесь .Впрочем судя по всему у Вас одна планка памяти что не должно вызвать особых проблем. Если механические и электрические констрейны позволяют, можно скопировать разводку сигналок из референса- в случае в сомнении в своих силах. Разумеется с оглядкой на Ваш стек и заложенные нормы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
diesel082 0 9 июня, 2015 Опубликовано 9 июня, 2015 · Жалоба Тогда запасайтесь терпением :) А что не так с Altium? Длины выравнивает, дифпары разводит. Главное правильно задать правила Я уже в принципе сделал. Да, в перывый раз часа 4 еще раз читал теорию и даташит на процессор, вторые 16 ч разводил DDR Длины выравниваются аж бегом, просто инструмент еще 1,5-2,0 ч осваивал и правила настраивал Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Inanity 1 12 июня, 2015 Опубликовано 12 июня, 2015 · Жалоба А что не так с Altium? Длины выравнивает, дифпары разводит. Главное правильно задать правила Да pin delay он не умеет сам учитывать. Приходится из ibis-модели самому всё брать, ручками задержку считать и уже потом по этим правилам разводить. Опция элементарная! Почему не добавляют, есть у них такие планы на будущее?! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Corvus 1 12 июня, 2015 Опубликовано 12 июня, 2015 · Жалоба Опция элементарная! Почему не добавляют, есть у них такие планы на будущее?! :bb-offtopic: Планов у них громадьё. Только с каждым нововведением ломают самые базовые вещи, потом фиксят, но ломают в другом месте. И Pin delay далеко не самая необходимая вещь. Altium позиционирует свой продукт для проектов среднего уровня сложности. Лезть в High-End сегмент с таким качеством тестирования, как сейчас - самоубийство. Они сами это понимают и открыто признают. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
diesel082 0 22 июня, 2015 Опубликовано 22 июня, 2015 · Жалоба А че такое PinDelay? :rolleyes: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
bigor 0 25 июня, 2015 Опубликовано 25 июня, 2015 · Жалоба А че такое PinDelay? :rolleyes: Задержка распространения сигнала от пада на плате до логической ячейки во внутрях корпуса. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться