[fill 2]

Действительно, MVO рулез :) поделитесь плиз образцом его конфига.

Забавно, моя видюха акурат 9200 SE :(

 

А спуститься на несколько строчек ниже в http://electronix.ru/forum/index.php?showtopic=22715 и скачать проект, на котором сделано мое видео, трудно?

[vhlshik 0]

такой вот вопрос вдруг возник: как определить rule area, если я использую CES и меню"Net Classes and Clearances" у меня в экспедишне нет.

и еще, что означает, когда после разводки диф пар остаются связи между пинами?

[fill 2]

такой вот вопрос вдруг возник: как определить rule area, если я использую CES и меню"Net Classes and Clearances" у меня в экспедишне нет.

и еще, что означает, когда после разводки диф пар остаются связи между пинами?

 

1. В CES также поддерживаются Rule_Area, смотрите видео http://www.megratec.ru/download/163/168/

 

Отображение основных настроек и разделов системы задания ограничений (CES) - там показано 5 схем правил

 

Создание области правил в посадочном месте (CELL) и синхронизация имен правил при установке посадочного места на плате - применение одного из правил в ячейке и на плате.

 

2. Скорее всего в Display_Control включена галочка Ordered&Routed_Nets (Трассированные Цепи с правилами)

[Oblivion 0]

Скажите, можно как-то настроить трассировку дифпар, чтобы при подходе к элементу они сближались до шага между выводами? То есть не меняя величину зазора в дифпаре

[fill 2]

Скажите, можно как-то настроить трассировку дифпар, чтобы при подходе к элементу они сближались до шага между выводами? То есть не меняя величину зазора в дифпаре

 

Создайте Rule Area вокруг компонента в котором установите нужный зазор в паре равный шагу между выводами. Соответственно как только диф. пара попадет в Rule Area цепи пары сблизятся до этого зазора. Подобное видно в видео.

http://megratec.ru/data/ftp/demo_video_2006/19_DiffRoute.rar

[Oblivion 0]

Спасибо Fill, Вы наш добрый фей :santa2:

[nxn 0]

В WG есть два типа примитивов, описывающих контуры платы Board Outline и Manufacturing Outline. Если я правильно понимаю, Board Outline описывает габариты платы, а назначение Manufacturing Outline не понятно. Пытался рисовать одну линию поверх другой, но в этом случае при передаче в FabLink система ругается, что не вся информация нахдится в пределах Manufacturing Outline. А с другой стороны, когда я рисую прямоугольник Manufacturing Outline больше прямоугольника Board Outline, то в FabLink расстояние между платами считается по Manufacturing Outline.

Вопрос, как правильно описывать габариты платы этими типами примитивов.

Смотрел тренинги, там действительно Manufacturing Outline отстоит огабарита платы на 0,0254 мм. Но тогда этот размер нужно учитывать при матрицировании плат в FabLink, что очень не удобно.

[fill 2]

В WG есть два типа примитивов, описывающих контуры платы Board Outline и Manufacturing Outline. Если я правильно понимаю, Board Outline описывает габариты платы, а назначение Manufacturing Outline не понятно. Пытался рисовать одну линию поверх другой, но в этом случае при передаче в FabLink система ругается, что не вся информация нахдится в пределах Manufacturing Outline. А с другой стороны, когда я рисую прямоугольник Manufacturing Outline больше прямоугольника Board Outline, то в FabLink расстояние между платами считается по Manufacturing Outline.

Вопрос, как правильно описывать габариты платы этими типами примитивов.

Смотрел тренинги, там действительно Manufacturing Outline отстоит огабарита платы на 0,0254 мм. Но тогда этот размер нужно учитывать при матрицировании плат в FabLink, что очень не удобно.

 

Manufacturing Outline это линия используемая в FabLink для отслеживания зазоров между платами на панели. Внутри самого ExpeditionPCB она хоть и автоматически создается, но не используется при работе. Скорее всего ругается потому что есть где-то элемент выходящий за пределы Manufacturing Outline. Во всяком случае у меня Manufacturing Outline сделана копированием Board Outline и FabLink не ругается.

[nxn 0]

Скорее всего ругается потому что есть где-то элемент выходящий за пределы Manufacturing Outline.

 

Таким элементом и является линия Board Outline.

 

Проделал эксперемент. Создал новый проект. Поместил в центр платы два конденсатора (за пределы платы ничего не выступает) Автоматом линия Manufacturing Outline создается, но с отступом от Board Outline на 0.0254 мм. Как только обе линии совмещаю, FabLink начинает ругаться. После этого Manufacturing Outline не торгаю, а Board Outline смещаю на 0,001 мм внутрь платы и FabLink при размещении матрицы не ругается. Но при этом, когда задается расстояние между платами надо учитывать, что это не расстояние между габаритами плат, а расстояние между Manufacturing Outline.

[fill 2]

Скорее всего ругается потому что есть где-то элемент выходящий за пределы Manufacturing Outline.

 

Таким элементом и является линия Board Outline.

 

Проделал эксперемент. Создал новый проект. Поместил в центр платы два конденсатора (за пределы платы ничего не выступает) Автоматом линия Manufacturing Outline создается, но с отступом от Board Outline на 0.0254 мм. Как только обе линии совмещаю, FabLink начинает ругаться. После этого Manufacturing Outline не торгаю, а Board Outline смещаю на 0,001 мм внутрь платы и FabLink при размещении матрицы не ругается. Но при этом, когда задается расстояние между платами надо учитывать, что это не расстояние между габаритами плат, а расстояние между Manufacturing Outline.

 

Да согласен, поторопился с предыдущим ответом. У меня они тоже немного отличаются по габаритам (визуально это не заметно за счет толщины Board Outline).

В базе нашел следующий ответ.

Symptoms

What is the Manufacturing Outline?

Solutions

The Manufacturing Outline is used when placing a Expedition PCB design into Fablink XE. If the Manufacturing Outline does not exist, only elements within the Board Outline will be imported into Fablink XE. If items such as text, graphics, and/or contours, which are outside the Board Outline, wish to be imported, they need to be enclosed within the Manufacturing Outline. The Manufacturing Outline can also be used for DRC checks between PCB designs within a Fablink XE panel.

 

Т.е получается что эту линию специально изобрели, чтобы управлять процессом передачи информации из платы. Чтобы можно было на панель включить и элементы находящиеся вне контура платы.

[nxn 0]

Получается, что сделать матрицу плат с нулевым зазором между платами я не смогу. (Отрицательные зазоры не допускаются)

[fill 2]

Получается, что сделать матрицу плат с нулевым зазором между платами я не смогу. (Отрицательные зазоры не допускаются)

 

Так они с нулевым и не могут быть, насколько я понимаю, ведь при резке плат из панели получится что край какой-то из плат придется тогда подрезать. Резак ведь не нулевой толщины. Или как? Я в тонкостях создания и резки панелей пока не разбирался, так что интересно было бы понять поподробней.

[nxn 0]

Если использовать разделение плат способом V-Groove, то платы можно располагать на панели без зазоров.

[vhlshik 0]

помогите сделать tune группы диф пар с последовательными резисторами. CES некоторые из них сделал единой цепью, а некоторые не захотел. Как теперь согласовывать общую длину пар?

[elantra 0]

помогите сделать tune группы диф пар с последовательными резисторами. CES некоторые из них сделал единой цепью, а некоторые не захотел. Как теперь согласовывать общую длину пар?

Ну тюн у Экспедишена диф пар мягкоговоря кривоватый. Пришлось делать руками. Но очень помогает рукам. Мы нашли как Экпу объяснить равенство цепей через формулы, но может fill раскажет как это сделать. А по поводу соединения в цепь все нормально. Посмотри здесь в конфе. fill хорошо указывает как сделать так чтобы это работало.