[ChinasFanat 0]

Всем привет!

 

Есть идея сделать СБИС для собственных нужд. Проектирование самостоятельное. Но нужны IP ядра PCIe и гигабитного приемопередатчика.

Вопрос - можно ли их купить? можно ли их купить в России? Какой есть опыт по использованию такого ядра у кого-нибудь (в частности, не представляю как сделать прототипирование на ПЛИС - ведь чужое ядро туда не вставишь)?

 

ps Речь идет о покупке hard ip-core под конкретную фабрику.

 

Спасибо!

[ChinasFanat 0]

Я как-то не так спросил? Сори - я начинающий можно сказать :rolleyes:

Или никто не юзал покупной последовательный IPCore? Самому что-ли его придумывать??? не хотелось бы... :smile3046:

 

Спасибо.

[SM 0]

(в частности, не представляю как сделать прототипирование на ПЛИС - ведь чужое ядро туда не вставишь)?

Могу только по этой части подсказать. Прототипирование на ПЛИС, в общем, не проблема, если покупается в виде hard ip только трансивер, а сама PCIe корка имеется в виде HDL. Ничего в ней нет такого, чтобы не быть кроссплатформенной. Она будет собираться как для ПЛИС, так и для других технологий. Из особенных блоков там используется только память, которую надо вынести наружу, и всех дел.

А с трансивером, без вариантов. Но где купить, не подскажу - обращайтесь на фаб, они подскажут, кто для их технологий предлагает такие hard ip. При прототипировании придется сделать самому некий лишний блок, который приводит интерфейс трансивера к стандартному PIPE, и эта часть будет разная между FPGA и асиком. Все остальное одинаково.

[blackfin 22]

Вопрос - можно ли их купить?

DesignWare® IP for PCI Express®

[aht 0]

vikk, под какую фабрику? Если TSMC, то по вопросам приобретения IP можно обращаться к вендорам EDA, например, Synopsys (synopsys.com), Cadence (cadence.com) или к агрегаторам IP, например, Nautech (nautech.ru).

[ChinasFanat 0]

Спасибо за советы!

 

Еще вот вопрос - задуманная СБИС в принципе укладывается в разные тех. нормы (от 65 до 25 нм). Как же выбрать тех. процесс? По стоимости ли? Или есть какие-то другие критерии? может САПР?

 

[SM 0]

Чаще всего, по стоимости. От размеров партии сильно зависит, окупается ли снижение технологических норм (а там цена за маски чуть ли не экспоненциально растет) за счет увеличения прибыли с более мелких кристаллов.

[aht 0]

Спасибо за советы!

 

Еще вот вопрос - задуманная СБИС в принципе укладывается в разные тех. нормы (от 65 до 25 нм). Как же выбрать тех. процесс? По стоимости ли? Или есть какие-то другие критерии? может САПР?

Ну, тут слишком много переменных - стоимость, потребление, быстродействие, размеры.

Как вы собираетесь запускаться - прототип (шаттл, MPW) + серия (full maskset)?

 

С точки зрения САПР - если вы не собираетесь идти на 16nm, то тулы стандартные. Опции 16nm для Physical Verification достаточно дорогие.

[AlexKit 0]

Спасибо за советы!

 

Еще вот вопрос - задуманная СБИС в принципе укладывается в разные тех. нормы (от 65 до 25 нм). Как же выбрать тех. процесс? По стоимости ли? Или есть какие-то другие критерии? может САПР?

Я еще узнавал, есть простой способ сделать любой проц, "hardcopy" c fpga, (у altera например), только имхо выгодно после 3000шт, не меньше, а так себестоимость значительно выше обычных процессоров. все очень просто, выбираешь функционал, загружаешь в плис, проверяешь и отдаешь на фабрику...

 

[aht 0]

Я еще узнавал, есть простой способ сделать любой проц, "hardcopy" c fpga, (у altera например), только имхо выгодно после 3000шт, не меньше, а так себестоимость значительно выше обычных процессоров. все очень просто, выбираешь функционал, загружаешь в плис, проверяешь и отдаешь на фабрику...

И получится ASIC по 0.13um с почти всеми костылями FPGA и производительностью 150-200% от исходной ПЛИС.

 

Если вы хотите настоящую производительность, нужно делать разработку самостоятельно. Или можно делать FE, а BE отдать какой-нибудь компании, специализирующейся на этом.

[AlexKit 0]

И получится ASIC по 0.13um с почти всеми костылями FPGA и производительностью 150-200% от исходной ПЛИС.

 

Если вы хотите настоящую производительность, нужно делать разработку самостоятельно. Или можно делать FE, а BE отдать какой-нибудь компании, специализирующейся на этом.

имхо, это не реально без опыта, надо сначала сделать как проще, а с 3-4 итерации, (лет так через 10-)), делать уже самим.

 

[aht 0]

имхо, это не реально без опыта, надо сначала сделать как проще, а с 3-4 итерации, (лет так через 10-)), делать уже самим.

Разумеется.

Можно заказать изготовление ASIC по спецификации. Какие-то блоки нужно делать самим, конечно, чтобы была дифференциация. Наверняка ведь предполагается использовать какое-то ноу-хау.