[masverter 0]

Уважаемые форумчане, здравствуйте!

Недавно наткнулся на обсуждение на форуме Xilinx:Speed up ISE 11.5 Implementation. Там говорится, что если знаешь конкретную место/фазу в implementation flow, то можно получить некоторое представление о том, где происходит торможение. О чем это он? Допустим, у меня довольно долго выполняется фаза 4 в Place & Route. Существует ли какое-нибудь описание процессов, происходящих в этой и других фазах P&R?

[Krys 2]

это ничего не даст, хоть и знать будешь. Насколько я понял, фазы разводки - это последовательные итерационные проходы, на каждом следующем должно уменьшаться количество неразведённых цепей (почитайте отчёт). Чем больше фаз - тем труднее было развести ваш проект, с первой фазы не вышло. Попробуйте для эксперимента самый простенький проект на одном триггере, гляньте, сколько там фаз получилось.

По опыту, на время разводки (как собственно и написано по ссылке) влияет сложность выполнения ваших ограничений. Если выполнить несложно - разведёт быстро. Если кристалл под завязку, а частоты надо обеспечить высокие - разводить будет долго. Ну там конечно есть свои нюансы в конкретном проекте...

[aabmail 0]

Маленький совет, хотя это м.б. это и так все знают.

 

Implementation в ISE можно значительно ускорить, если в опциях MAP и PAR добавить соответственно флаги -mt 2 и -mt 4.

То же самое касается EDK.

Эти опции точно есть в 14.7, скорее всего есть в 14.2, а в 13й - еще не было.

[Krys 2]

интересно, почему они по умолчанию не включены? )) Как специально Xilinx хочет, чтобы на его продукт ругались, что он тормозной )))

[masverter 0]

это ничего не даст, хоть и знать будешь. Насколько я понял, фазы разводки - это последовательные итерационные проходы, на каждом следующем должно уменьшаться количество неразведённых цепей (почитайте отчёт). Чем больше фаз - тем труднее было развести ваш проект, с первой фазы не вышло. Попробуйте для эксперимента самый простенький проект на одном триггере, гляньте, сколько там фаз получилось.

По опыту, на время разводки (как собственно и написано по ссылке) влияет сложность выполнения ваших ограничений. Если выполнить несложно - разведёт быстро. Если кристалл под завязку, а частоты надо обеспечить высокие - разводить будет долго. Ну там конечно есть свои нюансы в конкретном проекте...

Большое спасибо за подробный ответ!

 

Маленький совет, хотя это м.б. это и так все знают.

 

Implementation в ISE можно значительно ускорить, если в опциях MAP и PAR добавить соответственно флаги -mt 2 и -mt 4.

То же самое касается EDK.

Эти опции точно есть в 14.7, скорее всего есть в 14.2, а в 13й - еще не было.

Нет, знают не все))) Спасибо! У меня есть версия 14.1, в ней уже имеется такая опция.