[microchaos 0]

Здравствуйте,

 

Нужна помощь для выбора микроконтроллера для такой задачи:

1. Через USB закачать до 8-ми мегабаит данных на SDRAM;

2. Читать данные из SDRAM и проигрывать их на 16 GPIO, тактовая частота - 80MHz.

3. LAN;

4. GCC компилятор. Так как идея - Open Source.

 

Вопрос - возможно ли реализовать пункт 2? Или сразу брать FPGA? Чо хотелось бы апаратуру сделать как можно проще.

[scifi 1]

LPC43xx

[Aner 3]

STM32F429 макс. тактовая частота - 180MHz, а так 168, но кушает совсем мало, ...

[A. Fig Lee 0]

STM32F429 макс. тактовая частота - 180MHz, а так 168, но кушает совсем мало, ...

А ногодрыг на 80 МГц получится?

Можно поставить CPLD как буфер, запихивать на меньшей частоте, он будет выплевывать 80 МГц

[vlad_new 1]

2. Читать данные из SDRAM и проигрывать их на 16 GPIO, тактовая частота - 80MHz.

Что автор имел ввиду не понятно. Если в случайном парядке дергать 16 лап с указанной частотой, то не на чём не получится. Если просто из памяти гнать данные в порт на 16 лап, то надо искать что то с дма, чтоб на указанной частоте успевало и непрерывность обеспечивало.

[microchaos 0]

Что автор имел ввиду не понятно. Если в случайном парядке дергать 16 лап с указанной частотой, то не на чём не получится. Если просто из памяти гнать данные в порт на 16 лап, то надо искать что то с дма, чтоб на указанной частоте успевало и непрерывность обеспечивало.

 

Задача такая, что надо читать данные из SDRAM и потом их передавать на внешний ЦАП 16 бит, со скоростью на 80 мега сампл (также вопрос и как синхронизировать ЦАП и данные, поступающие из микроконтроллера в этом случае). Естественно, без DMA тут не обойтись. В основном и нужны советы, возможно ли это вообще на каком-то микроконтроллере или забыть это дело и брать FPGA/CPLD.

[Jury093 2]

Задача такая, что надо читать данные из SDRAM и потом их передавать на внешний ЦАП 16 бит, со скоростью на 80 мега сампл (также вопрос и как синхронизировать ЦАП и данные, поступающие из микроконтроллера в этом случае). Естественно, без DMA тут не обойтись. В основном и нужны советы, возможно ли это вообще на каком-то микроконтроллере или забыть это дело и брать FPGA/CPLD.

я бы стал строить оценочный вариант на связке stm32(f107, f207) и небольшой фпга с двумя банками по 8МБ SDRAM, отсюда алгоритм:

stm32 нагребла данных по usb в первый банк, дернула автомат в фпга и стала наливать второй банк, тем временем первый банк вытряхивается независимо в ЦАП - потом "первые номера меняются со вторыми"..

после этого можно будет понять требования к времянкам, объему SDRAM и тыпы..

вместо stm32 можно поискать что-то более знакомое..

[microchaos 0]

я бы стал строить оценочный вариант на связке stm32(f107, f207) и небольшой фпга с двумя банками по 8МБ SDRAM, отсюда алгоритм:

stm32 нагребла данных по usb в первый банк, дернула автомат в фпга и стала наливать второй банк, тем временем первый банк вытряхивается независимо в ЦАП - потом "первые номера меняются со вторыми"..

после этого можно будет понять требования к времянкам, объему SDRAM и тыпы..

вместо stm32 можно поискать что-то более знакомое..

 

Здесь все проще - закачал данные в SDRAM один раз, а потом те же самые данные циклически передаешь в ЦАП.

 

Если данные передавать из компьютера через USB в реальном времени, то здесь уже нужен USB3, так как USB2 такого количества данных просто не потянет...

 

[DASM 0]

я бы стал строить оценочный вариант на связке stm32(f107, f207) и небольшой фпга с двумя банками по 8МБ SDRAM, отсюда алгоритм:

Вообще не вижу смысла тут в проце внешнем. НИОС немного занимает места, а на USB Cypress повесить , чтобы не заморачиваться со стеком своим.

[microchaos 0]

Вообще не вижу смысла тут в проце внешнем. НИОС немного занимает места, а на USB Cypress повесить , чтобы не заморачиваться со стеком своим.

 

Да в такой конфигурации я не вижу смысла и для NIOS'а :laughing:

 

[Golikov 0]

простите, а что такое USB Cypress?

 

яб тоже FPGA бы сразу мутил, может и с процом внутри

[microchaos 0]

простите, а что такое USB Cypress?

 

Имеется ввиду FX2/FX3 микроконтроллеры от Cypress.

[vlad_new 1]

Получается что делаем что то типа цыфрового осциллографа. Ну тогда и лезим в него. Видим, что по мимо арма там не слабая альтера стоит. Китайцы за лишний чип удавятся. Значит без прогаммируемой матрицы никуда, даже на частотах в 60 мгц. Хотя китайцы и за хороший арм удавятся, так что если по usb протянет, то дма может спасти. Это надо спросить у тех, кто с дма работал.

Изменено 26 ноября, 2013 пользователем vlad_new

[microchaos 0]

Получается что делаем что то типа цыфрового осциллографа. Ну тогда и лезим в него. Видим, что по мимо арма там не слабая альтера стоит. Китайцы за лишний чип удавятся. Значит без прогаммируемой матрицы никуда, даже на частотах в 60 мгц. Хотя китайцы и за хороший арм удавятся, так что если по usb протянет, то дма может спасти. Это надо спросить у тех, кто с дма работал.

 

Что то типа генератора сигнала. Обработка сигнала не нужна, только тупое произведение на пинах... Так вот и есть надежда найти микроконтроллер, чтобы обойтись с MCU + SDRAM вместо MCU + FPGA + SDRAM.

[winipuh 0]

1. Через USB закачать до 8-ми мегабаит данных на SDRAM;

2. Читать данные из SDRAM и проигрывать их на 16 GPIO, тактовая частота - 80MHz.

3. LAN;

4. GCC компилятор. Так как идея - Open Source.

Может посмотреть в сторону техасовских ситар с PRUSS-модулями? AM18xx например (но не AM17xx - у этих PRUSS доступа пинам не имеют).

 

Кстати тут уже предлагали LPC43xx. Принцип такой же - cm0 пинами дрыгает, cm4 - в буфер подкидывает + USB/LAN.

Мне кажется этот вариант был несправедливо проигнорирован. :)