des00 25 18 января, 2006 Опубликовано 18 января, 2006 · Жалоба А как заставить Active-HDL выдавать ошибки, если нельзя схемку на FPGA синтезировать ? НИКАК Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 3 18 января, 2006 Опубликовано 18 января, 2006 · Жалоба //Я хочу эту схему (Strobe.zip) на VHDL написать. А как заставить Active-HDL выдавать ошибки, если нельзя схемку на FPGA синтезировать ? Из него вроди можна через TCL консоль проект в Quartus передавать. Может такое быть что Active-HDL ошибок не нашел, а в Quartus мрак полный...// Вы работаете в графическом редакторе. Значит знакомы со всеми библиотечными примитивами. Вот и опишите их на языке. Да и схема работает на пичках. Зачем сигнал Reset. Зачем установка в 1 последнего 569 триггера. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
JeDay 0 18 января, 2006 Опубликовано 18 января, 2006 · Жалоба Спасибо amoniev и vikk. Это и есть ответ на вопрос. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
