dima_spb 0 1 апреля, 2013 Опубликовано 1 апреля, 2013 · Жалоба организаторы обещали разослать участникам архив семинара, пока пусто.. Координаты в личку.....поделюсь из того что имеется Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Strob 0 1 апреля, 2013 Опубликовано 1 апреля, 2013 (изменено) · Жалоба Сходил на неделе на семинар по впариванию цинка и вивады с хайлевелсинтезом. Издевательски огромную часть времени заняло расхваливание всего этого дела с использованием стандартных приемов зомбирования. К организации мероприятия особых претензий не было, то что сразу место проведения хреннайдешь и пожрать на перерыве там негде — это все мелочи. Если кто пойдет берите с собой что-нибудь на обед. ---------------------------------------------------------------------- Цинк весьма годная хреновина. Имеет двухъядерный кортекс работающий на 800-1000 МГц. Возможен запуск двух различных приложений взаимодействующих через кэш L2. Может стартовать даже с флэхи SD на FAT32. Ну про ПЛИС на борту и настраиваемые шины — тут все понятно. Это же просто мечта. А вот по ХЛС не все так понятно, например, как пересадить импульс с переднего фронта на задний я не допер. Но несколько однозначных ништяков тоже есть. ---------------------------------------------------------------------- Так кормили же и поили :laughing: 1) Из первой части семинара я так и не понял, что такого нового(принципиально) в этом Цинке? И кому он предназначен? Показалось что это просто реверанс в сторону популярной платформы. Что нового по сравнению с PowerPC? 2) Поставить инвертор на тактовом входе? :laughing: Ответ был примерно такой "Все это решается вне модуля, сгенерированного системой, с помощью Vivado, ISE и т.д. Если я пишу программу на Си, то ее HLS воспринимает как архитектуру с только одним клоком!!! Следователдьно, это тот клок, под который меняются данные. А вовсе даже не системный клок в кристалле. Т.е. первое, что приходит в голову, так это то, что если часть проекта будет обработана на Си, то сразу же появятся клоковые домены... Далее тоже не понятно. Задаю вопрос. Если при ручном проектировании имеется тактовая 100 Мгц, а данные приходят на 1 Мгц, то все сумматоры, компараторы и пр. я могу обрабатывать побитно... А если я пишу на Си, то единственный клок будет - только 1Мгц... Как компилятор сделает сумматоры? Или конвейеры? Откуда он возьмет для этого дополнительные клоки? Не понятно... Было очень жалко что внятного ответа на вопрос не было. Хотя лично мне показалось что Сергей просто немного не понял вопрос, т.к. косвенно ответ на него звучал в презентации. Системная частота (100МГц) задается в настройках проекта, а частота входных данных определяется интерфейсом взаимодействия, и обеспечивается разработчиком извне, для этого блока. Изменено 1 апреля, 2013 пользователем Barktail Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
elzaro 0 4 апреля, 2013 Опубликовано 4 апреля, 2013 · Жалоба ссылка на материалы семинара, будет доступна всего несколько дней http://xfer.avnet.com/uploads/Zynq_Vivado_HLS.zip обещают позже выложить и примеры использования HLS Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
