Перейти к содержанию
    

Так чего, граждане, какое резюме - есть смысл переходить с 12.0sp2, или ждем 12.1sp1 и патч к нему?

C 12.0sp2 смело переходим на 12.1, так как терять особо нечего. B) А вот, если живем на 11.0sp1, то может и нужно подождать "12.1sp1 и патч к нему". ;)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Еще один баг: не хочет через import assigment копировать назначения пинов. Вот это уже плохо. Альтера, похоже, без говнеца не может...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

При попытке юзать в Q12.1 отладочную плату (Stratix V DevKit), точнее софт под нее, выясняется, что он хочет работать только с 12.0...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

При попытке юзать в Q12.1 отладочную плату (Stratix V DevKit), точнее софт под нее, выясняется, что он хочет работать только с 12.0...

Ну так надо дождаться релиза для v12.1 :)

Кстати, а какой у Вас девкит? На сегодняшний день релиз stratixVGX_5sgxea7nf45_asp_v12.1.0.0.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Кит у меня вот этот: http://www.altera.com/products/devkits/alt...sv-gx-host.html

На сайте и на ftp самая новая версия stratixvgx_5sgxea7kf40_fpga_v12.0.0.1.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

В Nios при отладке невозможно нажать на кнопку Suspend, т.е. невозможно остановить выполнение программы. Тоже и при попытке остановить программу установкой Breakpoint. Выходит, что отлаживать Nios вообще невозможно. Кто-нибудь сталкивался с этим? Можно ли как-нибудь исправить это вручную?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

В Nios при отладке... Кто-нибудь сталкивался с этим?...

Windows 8 Pro x86:

Кнопка "Suspend" доступна, но при нажатии на нее (как и на "Terminate") нет остановки выполнения программы. Точки останова работают только, если установлены перед запуском программы. Только при останове программы в точке останова можно добавлять/удалять дополнительные точки останова. :crying:

 

...Можно ли как-нибудь исправить это вручную?

+1

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Всем привет !

QII v12.1

Тупой пример input_clk делим на 2 и отправляем в output_clk

Вопрос:

Почему, если ножки не назначены на Pin Planner, не выполняется Fitter

Если ножки назначить (от балды) , то Fitter выполняется

 

Раньше такого не было.

Может надо где-то птичку какую-то поставить?

Не могу найти какую и где ?

Подскажите плиз, что делать ?

Вот сообщения

 

Flow Status Flow Failed - Tue Jan 22 17:29:58 2013

Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version

Revision Name qii_121_test

Top-level Entity Name qii_121_test

Family Cyclone

Device EP1C6Q240C8

Timing Models Final

Total logic elements 2 / 5,980 ( < 1 % )

Total pins 2 / 185 ( 1 % )

Total virtual pins 0

Total memory bits 0 / 92,160 ( 0 % )

Total PLLs 0 / 2 ( 0 % )

 

Вот сообщения Fitter

 

Info: *******************************************************************

Info: Running Quartus II 32-bit Fitter

Info: Version 12.1 Build 177 11/07/2012 SJ Full Version

Info: Processing started: Tue Jan 22 17:29:57 2013

Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off qii_121_test -c qii_121_test

Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected

Info (119006): Selected device EP1C6Q240C8 for design "qii_121_test"

Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time

Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices

Info (176445): Device EP1C12Q240C8 is compatible

Info (169124): Fitter converted 2 user pins into dedicated programming pins

Info (169125): Pin ~nCSO~ is reserved at location 24

Info (169125): Pin ~ASDO~ is reserved at location 37

Error (169085): promoted from Critical Warning: No exact pin location assignment(s) for 2 pins of 2 total pins

Info (169086): Pin do not assigned to an exact location on the device

Info (169086): Pin di not assigned to an exact location on the device

Error (332012): promoted from Critical Warning: Synopsys Design Constraints File file not found: 'qii_121_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.

Info (332144): No user constrained base clocks found in the design

Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.

Info (186079): Completed User Assigned Global Signals Promotion Operation

Info (186363): DQS I/O pins require 0 global routing resources

Info (186079): Completed Auto Global Promotion Operation

Info (176234): Starting register packing

Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option

Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks

Info (176235): Finished register packing

Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement

Info (176211): Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 1 input, 1 output, 0 bidirectional)

Info (176212): I/O standards used: 3.3-V LVTTL.

Info (176212): I/O standards used: 3.3-V LVTTL.

Info (176215): I/O bank details before I/O pin placement

Info (176214): Statistics of I/O banks

Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used -- 42 pins available

Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 48 pins available

Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 45 pins available

Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 48 pins available

Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used -- 42 pins available

Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 48 pins available

Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 45 pins available

Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 48 pins available

Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00

Error (171000): Can't fit design in device

Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.

Info (144001): Generated suppressed messages file D:/TEST_Model_Sim/Load_C/output_files/qii_121_test.fit.smsg

Error: Quartus II 32-bit Fitter was unsuccessful. 3 errors, 1 warning

Error: Peak virtual memory: 350 megabytes

Error: Processing ended: Tue Jan 22 17:29:58 2013

Error: Elapsed time: 00:00:01

Error: Total CPU time (on all processors): 00:00:01

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Error (169085): promoted from Critical Warning: No exact pin location assignment(s) for 2 pins of 2 total pins

Меню Tools - Options, раздел Messages: проверьте состояние галки "Promote critical warning messages to error messages"

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо ! Помогло!

 

Это ALTERA для CYCLONA сделала не назначенные пины как критическая ошибка ?

А если это не конечный проект , а встраиваемый ?! зачем там назначать пины ?!

что то они перемудрили !!!!

Так как MAX3000A раскладывается с не назначенными пинами даже, при установленной галке "Promote critical warning messages to error messages"!

 

И ещё вопрос в догонку !

Как подружить графический редактор (да и текстовый то же) QII v12.1 c русским языком , операционка W7 проф., рус., (32)., официальная.

Есть много старых проектов в которых на схемах есть комментарии на русском языке. Причём , при вводе (в QII v12.1), символы отображаются правильно.

А вот потом ...одни кракозябры !!!

Изменено пользователем OLD_SHURiK

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Как подружить графический редактор (да и текстовый то же) QII v12.1 c русским языком , операционка W7 проф., рус., (32)., официальная.

Воспользуйтесь поиском, этот вопрос здесь уже обсуждался. Дело в кодировке.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Да вроде бы всё посмотрел. Видел только для текстового редактора , поменять ANSI в UTF-8. Это было для QII v11.1

Про графический редактор ничего не нашёл.

Подскажите , что и как , а то есть много проектов в графическом редакторе !

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...