[aHToIIIa 0]

Доброго времени суток, уважаемые специалисты!

 

Желаю работать проектировщиком БИС, но вот в каких САПРах (и возможно инструменты какие-то) оные разрабатываются без понятия! Увидеть название книг в ответе будет совсем не лишним.

 

В описании требований к вакансии обозначено хорошее владение Verilog, SystemVerilog, VHDL, AHDL, и поче-то больше ничего не требуется. Насколько я понял это языки? И конкретно как и где он используется?

 

И вообще, к чему надо готовиться?

 

Работать по этой специальности очень хочу уже давно.

 

С уважением, Антон.

[BarsMonster 0]

Желаю работать проектировщиком БИС, но вот в каких САПРах (и возможно инструменты какие-то) оные разрабатываются без понятия! Увидеть название книг в ответе будет совсем не лишним.

 

В описании требований к вакансии обозначено хорошее владение Verilog, SystemVerilog, VHDL, AHDL, и поче-то больше ничего не требуется. Насколько я понял это языки? И конкретно как и где он используется?

 

И вообще, к чему надо готовиться?

Раз там указан AHDL - значит они разрабатывают для Altera-вских FPGA, а не сразу топологию микросхем.

 

Так что берем Altera Quartus II, и учимся там писать на Verilog и AHDL.

Пишите с 0 процессор, чтобы работал в встроенном симуляторе - и будет что на собеседовании показать.

А если лишние 100$ за демоплату отладочную есть чтобы в железе это работало - вообще замечательно. (DE0-nano - http://www.terasic.com.tw/cgi-bin/page/archive.pl?No=593)

 

Вот как с этим всем разберетесь, можно будет идти дальше в сторону разработки "настоящих" микросхем.

[cdsinit 0]

Есть еще заказное проектирование, заключающееся в разработке схемы на уровне отдельных транзисторов и последующем ручным или полуавтоматическим рисованием топологии (Cadence IC5141). Моделирование схемы выполняется на SPICE-подобных симуляторах (Spectre, Ultrasim, HSPICE, Nanosim). Проверка топологии и экстракция паразитных RC делается на Assura (еще есть Calibre, Hercules, StarRC). Разобраться в этих программах можно, почитав прилагаемую к ним документацию и посмотрев примеры.

Заказное проектирование приходится применять для блоков, которые затруднительно или невозможно получить путем синтеза из Verilog-модели - блоки памяти, регистровые файлы, ФАПЧ, АЦП и т. п.

Процесс заказного проектирования мне кажется несколько интересней программирования на Verilog, однако вакансий на эту специальность я давно не вижу.

[aHToIIIa 0]

BarsMonster, скачиваю установщик бесплатной версии Altera Quartus 2. Не знаю какое семейство устройств выбрать? Там их много - что посоветуте для начала попроще?

 

cdsinit, насчет заказное или нет - не знаю, но уметь проектировать ИС на уровне отдельного транзюка никогда не помешает ;) Какой САПР для этого выбрать не подскажете? С удовольствием займусь этим!

[cdsinit 0]

cdsinit, насчет заказное или нет - не знаю, но уметь проектировать ИС на уровне отдельного транзюка никогда не помешает ;) Какой САПР для этого выбрать не подскажете? С удовольствием займусь этим!

Еще раз про САПР - Cadence IC5141 или IC61x. Инструкция и примеры входят в комлект. Работает он под Linux.

Есть и другие САПР аналогичного применения, например Tanner L-Edit, Synopsys Custom Designer.

Для проверки DRC/LVS и экстракции паразитов использую Cadence Assura, для аналогового моделирования Cadence Spectre/Ultrasim (пакет MMSIM). Просмотр результатов моделирования в Simvision (Cadence IUS) или Synopsys CustomExplorer.

[BarsMonster 0]

BarsMonster, скачиваю установщик бесплатной версии Altera Quartus 2. Не знаю какое семейство устройств выбрать? Там их много - что посоветуте для начала попроще?

 

Для симуляции это не имеет большого значения. Можно взять например FPGA из упомянутого выше DE0.

 

[_Maks 0]

Что лучше почитать перед началом проектирования ИС? Чтобы понять устройство ИС более детально и методику проектирования/производства.

Изменено 1 декабря, 2012 пользователем _Макс

[Poluektovich 0]

Michael Keating, Pierre Bricaud

REUSE METHODOLOGY MANUAL

FOR SYSTEM -ON-A-CHIP DESIGNS

[yes 7]

В описании требований к вакансии обозначено хорошее владение Verilog, SystemVerilog, VHDL, AHDL, и поче-то больше ничего не требуется. Насколько я понял это языки? И конкретно как и где он используется?

 

не знаю, о какой вакансии речь, но в зеленограде испытывают вроде трудности как раз с недостатком проектировшиков цифровых схем, а не с топологами. то есть им нужно IP и готовые мсх разрабатывать, а некому

(но может мое понимание ситуации не совсем правильное - отечественный бизнес такой отечественный :)

 

это вступление к тому, что если профессионально заниматься, транзисторами, то это одно, а микросхемами - другое и объять необъятное трудно, либо получится фиговые знания как в одном, так и в другом. можно конечно иметь представление о дополнительных отраслях, но профессионально его не применить - то есть определяйтесь, что интереснее

 

понемножку обо всем написано в этой книжке (англ), книжка старая, но общие принципы не менялись

http://www10.edacafe.com/book/ASIC/ASICs.php

[Poluektovich 0]

не знаю, о какой вакансии речь, но в зеленограде испытывают вроде трудности как раз с недостатком проектировшиков цифровых схем, а не с топологами. то есть им нужно IP и готовые мсх разрабатывать, а некому

Есть похожее ощущение, аналоговых разработчиков и топологов у нас больше. Возможно это связано с тем, что часть цифровиков трудится в Москве , занимаясь разработками на FPGA.

[yes 7]

не знаю, о какой вакансии речь, но в зеленограде испытывают вроде трудности как раз с недостатком проектировшиков цифровых схем, а не с топологами. то есть им нужно IP и готовые мсх разрабатывать, а некому

Есть похожее ощущение, аналоговых разработчиков и топологов у нас больше. Возможно это связано с тем, что часть цифровиков трудится в Москве , занимаясь разработками на FPGA.

 

теоретически перейти на АЗИКи с FPGA нет проблемы (освоить только тулзы DC, PT и т.п.), но в разработках FPGA упускается верификация, то есть проще залудить в ПЛИСину и если какой-то баг, то перекомпилить и залудить снова. в АЗИКах так не поработаешь, и верификатор это как правило отдельный специалист. ну и по моему опыту - на одного RTL-щика нужно ~10 верификаторов для саксесфул тейпаута (я уж не говорю, что кроме умения запускать симулятор и даже знания UVM/VMM нужен кто-то кто может верификейшин планы писать, следить за покрытием и т.д., то есть я даже в книжках буржуйских не видел описания такой должности, а без нее фиг заработает азик)

[Poluektovich 0]

Обычно эти все обязанности опытный верификатор выполняет. Для написания верификационных планов и завязки на получаемое покрытие предлагают тулы как emanager. Плисоводы с ростом сложности проектов тоже о верификации задумываются.

[topor_topor 0]

Доброго времени суток, уважаемые специалисты!

Желаю работать проектировщиком БИС, но вот в каких САПРах (и возможно инструменты какие-то) оные разрабатываются без понятия! Увидеть название книг в ответе будет совсем не лишним.

Вставлю и свои 5 копеек....

 

1) Вжизни главное определится - где твое место и что ты за птица....

Если вы всёже хотите стать проектировщиком именно микросхем, то тут ест 2 основных направления: аналоговые микросхемы и цифровые.

Я щитаю эти области взаимоисключающими, ибо всё в одну даже просветлённую голову не влезет.

 

2) Аналоговые микросхемы - это схемотехника на уровне транзисторов и детальное изучение физики и технологии полупроводников.

Тулзы, как сказано:

- Cadence IC5141 - схемы рисовать

- Cadence Spectre/Ultrasim, Simvision - симулировать

- Cadence Assura - верифицировать топологию

 

Главное тут не столько тулзы уметь пользовать (это не так и сложно), сколько схемотехнику микросхем знать с учётом физики и технологии полупроводников....

Можно хоть с OrCAD PSPICE начать....

 

3) Цифровые микросхемы - это:

- фронт енд дизайн (знание логики протоколов связи, шин, цифровой обработки сигналов итп) - Matlab

в данном случае важнее математика и способность розобратся в стандартах...

 

- RTL дизайн (FSM Мили\Мура, основы цифровой техники, описание RTL на HDL языках типа Verilog, верификация в среде UVM \ systemVerilog) - Notapad и симулятор типа Cadence NCSim, ModelSim,,,,

важнее освоить основы синхронного дизайна и выучить языки ну и научится как при помощи FSM сделать АЦП напр...

 

- бек енд дизайн (т.е. розработка топологии):

RCCompiler - синтез + DFT

SoCEncounter - розмещение, построение clock tree, розводка, верификация топологии (DRC, LVS), STA....

 

тулзы эти очень сложные и тут главное виртуозное ими владение... которое наступает года через 2 роботы плечо к плечу с экспертами Cadence.....

Также важно розобратся со Static Timing Analysis (STA)

 

Вот и всё.....

 

4) Для цифровика, хорошо начинать с FPGA (altera, Xilinx)

По крайней мере с RTL, верификацией и STA удастся розобраться, да и попробовать как оно...

 

 

Желаю удачи.

 

 

[Voyager 0]

Всем добрый день!

 

Подкажите, пожалуйста, а есть ли литература, прочитав которую можно было бы разобраться с IC5141? Или это только документация, идущая вместе с софтом?

[TiNat 0]

Всем добрый день!

 

Подкажите, пожалуйста, а есть ли литература, прочитав которую можно было бы разобраться с IC5141? Или это только документация, идущая вместе с софтом?

В Cadence лучше чем документация, идущая с софтом Вы ничего не найдете, мое мнение.