zombi 0 4 июля, 2012 Опубликовано 4 июля, 2012 · Жалоба Помогите разобраться с принципом работы ЦАПа в хмеге (конкретно 128А1). В DS пишут что для корректной работы цапа в двухканальном режиме состояние каналов нужно постоянно обновлять. Как правильно выбрать частоту обновления каналов ? ЗЫ: OFF, а тут чему верить? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Артём__ 0 4 июля, 2012 Опубликовано 4 июля, 2012 · Жалоба ЗЫ: OFF, а тут чему верить? Верить варианту 2 - он чаще встречается. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
zombi 0 4 июля, 2012 Опубликовано 4 июля, 2012 · Жалоба Верить варианту 2 - он чаще встречается. Это не варианты. Это скриншоты одного документа :Atmel AVR XMEGA A Manual Preliminary Manual стр. 320 и 327 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ILYAUL 0 4 июля, 2012 Опубликовано 4 июля, 2012 · Жалоба А эти не помогут AVR1301: Using the XMEGA DAC Atmel AVR1508: XMEGA-A1 Xplained training - XMEGA DAC Atmel AVR1520: XMEGA-A1 Xplained Training - XMEGA Digital to Analog Converter Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Артём__ 0 4 июля, 2012 Опубликовано 4 июля, 2012 · Жалоба Это не варианты. Это скриншоты одного документа :Atmel AVR XMEGA A Manual Preliminary Manual стр. 320 и 327 Я понял, откуда это. Вы меня не поняли: вариант 2 - нижний рисунок. И ещё (из хидера): /** @name DAC.CTRLA * @{ */ #define DAC_IDOEN_bm 0x10 ///< Internal Output Enable bit mask #define DAC_IDOEN_bp 4 ///< Internal Output Enable bit position #define DAC_CH1EN_bm 0x08 ///< Channel 1 Output Enable bit mask #define DAC_CH1EN_bp 3 ///< Channel 1 Output Enable bit position #define DAC_CH0EN_bm 0x04 ///< Channel 0 Output Enable bit mask #define DAC_CH0EN_bp 2 ///< Channel 0 Output Enable bit position #define DAC_LPMODE_bm 0x02 ///< Low Power Mode bit mask #define DAC_LPMODE_bp 1 ///< Low Power Mode bit position #define DAC_ENABLE_bm 0x01 ///< Enable bit mask #define DAC_ENABLE_bp 0 ///< Enable bit position /** @} */ Получается оба рисунка неполностью отображают структуру регистра. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
zombi 0 4 июля, 2012 Опубликовано 4 июля, 2012 · Жалоба Получается оба рисунка неполностью отображают структуру регистра. ОК А эти не помогут ... Не помогает :laughing: Вот, к примеру, необходимо получить стерео звук на DACA0/1 22.050кHz при CLKper=intRC32M+DFLL. Какие значения CONINTCAL и REFRESH выбрать? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться