Slug

Проблему решил. Все оказались понемногу правы. Нужно было снять read-only с modelsim.ini в дирректории Modelsim. Компилировать надо не из проекта, а запускать wizard отдельно из меню программ, при этом иметь еще один modelsim.ini в С:\Xilinx92i (иначе компилятор ругается) , после компиляции все modelsim.ini кроме исходного в дирректории Modelsim удалить. Исходный modelsim.ini изменяется wizard-ом автоматически, так что лучше создать резервную копию. Возможно есть более простой путь, но поскольку шел методом тыка, получилось так запутанно. Всем большое спасибо за помощь!

Пробовал, становится только хуже, Modelsim не видит библиотек, все надо настраивать руками. В дирректории проекта лежит modelsim.ini сгенерированный Xilinx автоматически при компиляции библиотек. Я поверял, там все настроено по рекомендациям Xilinx. Все модели грузятся без проблем, а интерфейс доступа к ним ругается.

Пытаюсь симулировать TEMAC wrapper в Modelsim. Запускаю Modelsim 6.2g из Xilinx ISE 9.2. Получаю следующее сообщение: # vsim -L xilinxcorelib_ver -L unisims_ver -lib work -t 1ps testbench glbl # Loading C:\Xilinx92i\smartmodel\nt\installed_nt/lib/pcnt.lib/swiftpli_mti.dll # ** Error: (vsim-3193) Load of "C:\Xilinx92i\smartmodel\nt\installed_nt/lib/pcnt.lib/swiftpli_mti.dll" failed: DLL dependent library not found. # ** Error: (vsim-PLI-3002) Failed to load PLI object file "C:\Xilinx92i\smartmodel\nt\installed_nt/lib/pcnt.lib/swiftpli_mti.dll". # Region: / Xilinx библиотеки я скомпилировал. modelsim.ini был модифицирован автоматически во время компиляции. Коллеги, помогите разобраться.

та же проблема в http://electronix.ru/forum/index.php?showt...=39255&st=0 в одном случае была решена сменой лицензии

Использую nodelocked license, релиз говорит что к таким это не относится. Пардон, но ссылка битая, а в списке я этот подфорум чего-то не нашел. Направте пожалуйста.

Нет, работать перестало именно вдруг, на ровном месте. Одно отличие, имею еще работающую Modelsim 5.8 на том же компютере. До недавнего времени обе работали и не ссорились. Пока летаю на старой, но не оставляю надежду оживить 6.2 :rolleyes: А соответствующий раздел форума, это где?

Помогите, имею ту же самую проблему с тем отличием, что сначала все работало, а потом, вдруг, перестало. Пробовал ту же лицензию на другой машине - все работает. На моей пробовал сносить и ставить по новой Modelsim - не работает. Если можно бросьте на мыло работающую лицензию, поскольку не "свой".

С блокирующим присваиванием все выглядит более логично. :a14: Спасибо всем за ответы.

Эта конструкция не просто заменяет пропущенный default:, она также позволят не присваивать out1, out2 в каждом значении case. Все руководства грозят паразитными latches, если не укажешь значения всех выходных сигналов при каждом значении case.

Вот, намедни, набрел на подобный код. Проверил - работает:синтезирует чисто комбинационную схему, хотя налицо двойное присвоение сигналов и паразитные триггера-защелки. Пользовался Xilinx ISE 9.1. Если использовать подобный подход, сильно упрощает жизнь. Что скажут местные гуру по этому поводу? module test ( opcode, out2, in, out1 ); input [2:0] opcode; input in; output reg out1; output reg out2; always @ * begin out1 <= 0; out2 <=0; case ( opcode ) 0: out1 <= in ; 1: out2 <=1; 2: out2 <=1; 3: out2 <=1; 4: out2 <=1; 5: out2 <=1; endcase end endmodule

К тем кто пользовал Silabs IDE + SDCC. Если можно то по-подробнее, какие есть недостатки? Хочу попробовать вместо Keil. Жизнь заставляет идти в бедные джедаи :maniac:

Тоже верно. Но неизвестно, какая версия у автора темы. Кстати, где он??? А то мы тут копья ломаем, а оно, может быть, уже никому и не нужно? Нужно, нужно. Мне тачку новую поставили, наконец-то(потому и не появлялся с утра)! версия оркада 9.00 как вставлять гейт я разобрался(раньше вставлял, действительно один и тот же гейт А). Взял пример, предложенный arttab( или FPGA -уже не помню). При выборе гейтов B, С, D появляются те части микросхемы, которые в TEST.olb НЕ ВИДНЫ!!! Открываю TEST.olb так: File->Open->Library Как увидеть гейты B, С, D?? Чтобы увидеть все: View -> Package. Кстати будьте внимательны с ногами питания - они прсутствуют во всех гейтах.

В случае авторазводки, Layout позволяет делать ее только в окне не трогая остальную плату.

Можно попробовать разбить ее на несимметричные гейты(A,B,C, ...), OrCAD это, кажется, позволяет.

Из Gerber -> Export -> DXF. В SolidWorks Open .dxf дальше стартует wizard и уже зависит от того что хочешь получить. А что, собственно, надо получить в результате в SolidWorks?