MadMan M

Ок. спасибо. Я запустил, скормил ему файл лицензии и помогло.

Здравствуйте. Я поставил 11-й Xpedition, но не вижу программ из пакета в панели задач. Как это исправить?

Мне это тоже интересно, а также, где про это почитать можно по-подробнее.

Вся проблема в том, что проект очень большой и каждый канал предусматривался примерно на 15 листах. Но если иначе никак, то буду использовать описанный Вами подход.

А Вы не могли бы подсказать, что поможет? Потому как я полинтернета перерыл, но так и не понял, и не понял, как по-нормальному это сделать. Или мне каждый узел делать многоканальным, а потом их уже соединять?

Здравствуйте, господа. У меня есть проблема с этими самыми комнатами. Как можно для нескольких листов схемы сделать одну комнату? Я пытался сделать многоканальный проект с вложенными листами, но Altium не делает room для родительского листа. У кого-нибудь была такая проблема?

Подскажите пожалуйста, где можно этот курс найти (на английском или в переводе на русский - не важно). Желательно - бесплатно ;) Ну или платно - если цена приемлема.

Подскажите пожалуйста, как называется документ, с которого сделан скриншот. Интересно было-бы ознакомиться с ним.

Спрошу у начальства, можно ли выкладывать. Дадут добро - выложу сразу же. Есть

У нас VRF запитано от той же линии, что и DVDD, AVDD и т.д. Такое включение рекомендовано в даташите. Однако, в отладочной плате VRF питается от отдельной LDO. Может-ли это являться источником проблемы?

Дифф - не измеряли. Контроль импеданса - стандартный резонитовский, когда делается специальная тестовая плата (тест-купон) с геометрией линий передачи, аналогичной указанной нами, и на ней проводятся измерения с помощью рефлектометра. У нас для этого даже оборудования нет. Собственно, плата заказывалась в Резоните. Сертификата, что это RO4003C нет. Есть бланк контроля импеданса. Разводку, земли и окружающие компоненты перепроверяли уже (как я, так и мои коллеги) ошибок не нашли.

Здравствуйте. Некоторое время назад мы разработали устройство на базе ADF5351. Однако, при запуске всплыла проблема - очень неровная АЧХ на выходе и уровень сигнала ниже, чем указано на графиках в даташите (https://www.analog.com/media/en/technical-documentation/data-sheets/ADF5356.pdf стр.12 рисунки 17 и 20). АЧХ сигнала. полученного нами на выходе, изображена на приложенной картинке. Включение микросхемы произведено согласно рекомендациям из даташита. Обвязка аналогична используемой производителем в оценочной плате. Материал ПП RO4003C. Линии 50-омные (47 Ом, согласно результату контроля импеданса), выполнены с контролем импеданса. RFoutA используется в single ended режиме (RFoutA+ терминирован на землю, используется только RFoutA-), что допустимо, согласно документации от производителя (стр. 37 даташита: "When differential outputs are not required, terminate the unused output or combine it with both outputs using a balun."). Чем может объясняться такое отличие характеристик нашего устройства от приведенных производителем в даташите?

Здравствуйте. В проекте я собираюсь использовать процессор на базе ARM Cortex-A72 от NXP LS1046A. В связи с этим я хотел-бы узнать существуют-ли универсальные аппаратные средства прошивки/отладки (подобные J-Link или ULINK), а также IDE (помимо CodeWarrior)?

1066 Mb/s. Однако, в UG586 (стр. 198) сказано, что package delay нужно учитывать ("The package delay should be included when determining the effective trace length."). Собственно, на стороне ПЛИС-то всё понятно (это будет либо Artix-7, либо Zynq - ещё программисты не определились, что им нужно). Вообще, я нашёл по этой ссылке http://zedboard.org/content/ddr3-routing-zedboard-rev-c интересную фразу: "Micron DDR3 timing is specified at the package ball, therefore, the DDR3 package delays do not need to be included in the calculations." Но вот где про это у микрона найти информацию - непонятно. Я открыл в Notepad++ IBIS модель микроновской DDR3, но по задержкам там ничего толком не нашёл. При этом, в подтверждение Ваших слов, по той же ссылке, которую я привёл, также указано. что при разработке ZedBoard Rev C задержки внутри микросхемы Zynq не учитывались и устройство работает нормально. Однако, они же рекомендуют остальным оные задержки учитывать.

Подскажите пожалуйста тогда, в какой документации указан данный факт. Чтобы при обсуждении деталей проекта мне было на что сослаться, как минимум. По поводу DDR4 - там всё-же указана package delay в пикосекундах (например, документ от той же Micron "8Gb: x4, x8, x16 DDR4 SDRAM Features", начиная со стр. 311). Хотя, она там указана, как диапазон значений и тоже придётся уточнять, как с ней быть, в случае её использования. А вот именно в даташитах на DDR3 подобных таблиц я и не нашёл. Также, заодно хотелось-бы спросить, возможно-ли вытащить значения package delay из моделей для симуляции, например HSpice или IBIS (они предоставляются производителем)?

Здравствуйте. Я собираюсь первый раз делать плату с DDR3. По методике разводки, в принципе, всё понятно. Но есть один неясный момент. Согласно изученным мной рекомендациям, необходимо при разводке учитывать длину линий передачи внутри чипа. То есть, от кристалла до шарика BGA. Вопрос заключается в том, как и где найти документ с точными значениями этих длин. В документации от памяти (Micron.com) и стандарте JESD79-3F я их не нашёл.

Смотреть буду и с удовольствием, ибо очень хочется повысить квалификацию, да и просто интересно.

В одиночку-то этот проект сделать можно - были-б под рукой все нужные даташиты. Вопрос в сроках. Я, например, работаю. Если заниматься этим по часу - два в день после работы (причём, будучи уставшим), разработка будет долгой. Ещё большое значение имеют требования к выходной документации (просто файлы для производства, которые выдаёт САПР, или всё по ГОСТ/ЕСКД), ИМХО.

А для продвинутого радиолюбительства такие принтеры подойдут? Если время приноровиться есть и больших денег на принтер тратить не готов, т.к. это хобби.

Вообще, странная тема с таможней. Я кучу резисторов и конденсаторов заказывал из-за границы. Правда, с Алиэкспресса, но всё-же. Никаких проблем не было. Как раз, совсем недавно мне пришли резисторы (для TH монтажа). Проблем не было. Недавно заказал партию из 10 ATTiny85. Уверен, что там тоже всё нормально будет. Более того, я как-то с toolboom.com заказывал осциллограф (2014 год) - всё пришло замечательно.

Моё ИМХО: я вижу наиболее оптимальным изготовление оборудования для майнинга исключительно под заказ. Так оно надёжнее. По крайней мере, в этом случае уже заказчик пусть мучается с тем, куда это дорогое оборудования применить и от чего его питать, и т.д.

Микросхема - это полдела. Если реально там порядка тысячи микросхем, устройство очень сложное получается. Как их подключать к контроллеру, и т.д? Вот есть куча микросхем, что-то обсчитывающих с большой скоростью. Вопрос: как подавать в устройство данные с достаточной скоростью, чтоб линия эта не была бутылочным горлышком всей системы. Кстати, господа, у кого-нибудь тут есть структурная схема майнера? Интересно было бы взглянуть и подумать, как это реализовать в качестве готового устройства.

Смоленск, 214006, ул. Юрьева д.1/6 кв.27. Пускай везут со склада на склад. Я сам со склада заберу - так дешевле будет. Ну или как там возможно, чтоб подешевле вышло)

Здравствуйте, уважаемые форумчане. Имеется проблема: в ПЛИС Spartan-6 xc6slx150 я пытаюсь затактировать примитив BUFIO2 (LOC = BUFIO2_X3Y7) от CLOCK-совместимых пинов (через IBUFGDS). Могу ли я затактировать все имеющиеся (любой имеющийся) BUFIO2 от одного clock входа? Если есть ограничения, то какие? Если это возможно, то как?

Можете выслать в Смоленск Автотрейдингом или Пони-экспресс?