Перейти к содержанию
Поиск
    

Vinnetu

Свой
 Профиль  Обзор контента

  • Постов

    265

  • Зарегистрирован

  • Посещение

 Тип контента 

Сообщения, опубликованные Vinnetu

  2. Опубликовано · Пожаловаться

    Братцы, помогите советом!

    Имеется платка с Cyclone II, построенная по схеме SFL solution. Это значит, что флэшка программируется не напрямую, а через FPGA. Т.е., все сигналы на JTAG выходят из FPGA. А теперь самое главное. На плате нет разъёма для USB бластера. Все сигналы выходят на один общий большой разъём, к которому для дебага на проводах подключен разъём для программирования.

     

    Не говорите мне, что так делать нельзя, я знаю. Не я заказываю музыку.

    Так вот, пробую программировать - не получается. Касаюсь осциллографом вывода TDO - всё великолепно. Пробовал вешать на землю резистор 1М - не помогло. Конденсатор 10pF - тоже не помогло. Кто-нибудь сталкивался?

     

    Сейчас хочу на разъём JTAG подать 5V вместо 3.3 (плата вся питается от 3.3V). И вторая мысль - вместо резистора 1М поставить 1к. Если не получится - хоть вместе с осциллографом программируй! :)

  3. Опубликовано · Пожаловаться

    передавать во Flash через скриншоты можно как из Лайота, так и из Гербера
    Откуда угодно.

    не получается отобразить тёмно-зелёный цвет на свободных участках платы
    Цвета я потом во Флэше подправлял, чтобы красиво было. ;)

  4. Опубликовано · Изменено пользователем Vinnetu · Пожаловаться

    Пользуясь случаем, хочу спросить, каким способом получаются изображения печатных плат, приведённых в тексте на Рис. 1-28 и Рис. 1-30 ?

    Вот эти (см. аттач)? Не помню уже точно. Скажу только, что я пользовался редактором Macromedia Flash. Можно снять скриншот каждого слоя в отдельности, передать во Flash по слоям, оттрассировать в векторную форму, а потом можешь делать со слоями что угодно: менять цвет, прозрачнось и пр..

     

    Вообще, если нужно получить картинки, чтобы, например, показать заказчику, то я делал pdf-ы. Делается это так. Должен быть установлен pdf-принтер - какая-то программа, которая "печатает" в pdf-файл. У меня стоит Adobe Acrobat Full. Далее с помощью Color Table делаешь так, чтобы было видно только то, что надо. А потом просто печатаешь на pdf-принтер с опцией "Print/Plot Current View". Получается что-то вроде View.pdf.

     

    Может cлучиться так, что при печати верхние слои окажутся закрыты нижними. Тогда есть путь другой. Можно сделать герберы и, меняя слои местами, делать пробную печать, пока не получится то, что надо.

     

    Полученный pdf хорош тем, что из-за векторного формата, его можно рассматривать, меняя масштаб сколь угодно много.

     

     

    Куда-то аттачи подевались. :(

     

    Фу ты! Теперь по двое.. ;)

  7. Опубликовано · Пожаловаться

    arttab, я ж не спорю с вами и тем более не подвергаю сомнению ваши знания. Исходя именно из этого, я и предложил сменить версию. У меня в одний из версий, например, всё время появлялись лишние точки на проводниках. Ну, так я и не стал долго мучиться. :)

  9. Опубликовано · Пожаловаться

    не желают создаваться ВОМ, открываться Part Manager и прочие Database Part, ругается на невозможность получить доступ к базе. Драйвера ODBC установлены, путь к конфигурационному файлу Benchacc.dbc указан

    Так что именно - не открывается PM или проблемы с доступом к базе данных? Вы знаете, что ODBC надо конфигурировать через Control Panel? Посмотрите в Capture: Help --> Capture CIS Help --> CIS Help. Там подробно описаны все этапы.

    Немного более конкретно опишите, что именно у вас не получается.

  12. Опубликовано · Пожаловаться

    Я, хотя и интересовался, но не работал с TopoR-ом, поэтому ничего определённого сказать не могу. По здравому размышлению, идея правильная. Не исключено, что трассировщики будущего так и будут работать. Но...

     

    Взгляните на прикреплённый рисунок. Он сделан с платы, выложенной в качестве примера на сайте Топора. Я убрал с чертежа все цепи и выделил цепь VDD (питание). Неужели вы отдадите плату в производство, разведённую подобным образом?

     

    На втором рисунке я увеличил один участок. Больше всего мне это напоминает схему железной дороги в густонаселённой местности.

     

    С цепью GND, да и с другими тоже, картина аналогичная. Соединения чисто номинальные. Как всё это будет работать, я не представляю. Тут слово хорошее подходит, имхо, - "перемудрили".

     

    Авторы программы гордятся на сайте тем, что Топор развёл тестовую плату в двух слоях вместо исходных 8-ми. Нужны ли такие жертвы? Можно стремиться развести плату в двух слоях, или вообще без vias, или только ветикальными дорожками, но зачем? Экономить же тоже надо в меру.

     

    ---------------

    Не хочу, чтобы от моих слов создалось негативное впечатление. Повторюсь, что с программой я не знаком. Может, я и не прав. Но если программа действительно хорошая, то авторам надо, по крайней мере, выложить более удачный пример. Да и вообще, побольше примеров, особенно в сравнении с другими продуктами.

  13. Опубликовано · Пожаловаться

    Что ж тут опасного? У вас же не текут сотни ампер? Соедините дорожками 40 mil или полигонами. Vias с отверстиями 16 mil тоже вполне подходят.

     

    Layout по сравнению со Spectra отдыхает
    Надо сравнивать. В данном случае, imho, у Спектры хуже получилось, хотя, бесспорно, Спектра - один из лучших трассировщиков.

  14. Опубликовано · Пожаловаться

    Илья, я немножко повозился, взгляните архив, думаю, вам это облегчит жизнь.

     

    1. 02.max - то, что получилось из вашей платы. Выставлены некоторые настройки и кое-какая подготовительная работа.

    2. 04_SmartRoute_H.MAX - пробная трассировка на автомате. Стратегия 2__thr_h.sf - слой TOP горизонтальный, BOT - вертикальный.

    3. 04_SmartRoute_V.MAX - то же со стратегией 2__thr_v.sf.

    4. 04_SPECCTRA.MAX - с той же стратегией в Спектре.

    5. 05_SmartRoute_CLEANUP.MAX - результат п.3 после команды Cleanup Design.

    6. 06_Pour.max - unroute цепь "0" и заливка Copper Pour.

     

    Я этот текст писал дольше. Осталось вручную соединить цепь "0" через слой TOP (возможно тоже полигонами), подправить кое-где вручную другие цепи, оформить проект, как у вас принято и выпустить герберы.

     

    Дополнительно в архиве лежат:

    IA.COL - цветовая таблица для разводки;

    Gerber.COL - цветовая таблица для герб. слоя D04_DRD.GBR (Drill Drawing);

    Gerber.PPS - настройка Post Processor-а.

  16. Опубликовано · Пожаловаться

    attrab, 100% проблем при переносе нетлиста - в неправильной подготовке схемы. OrCAD ошибок не делает.

     

    Классические ошибки в схемах:

    1. При обозначении земли используют различные символы. Если символы выглядят одинаково, то на схеме этого не заметно, однако цепи получают разное название. На плате у вас окажется несколько разных земель, не соединённых с собой.

     

    2. В микросхемах забывают проверять скрытые выводы питания. По умолчанию, они подключаются к цепи VCC. Если у вас цепь питания называется, например, VCC_D, или +3.3V, или имеются несколько таких цепей, ошибка неизбежна.

     

    3. Не установлены межстраничные соединения. Например, в пределах одной папки Schematic есть два листа. На каждом есть цепь с именем ADC_0, но не установлены Off-Page коннекторы. Цепь будет разорвана, и в Layout вы увидите две цепи: одна ADC_0, и вторая что-то вроде ADC_01234567.

     

    4. Особый случай - иерархические блоки. В Capture Lesson есть пример, рассказывающий, как правильно делать соединения в этом случае.

     

    Полученную со стороны схему надо обязательно проверять. Делать это надо в Capture, просматривая в таблице свойства всех цепей, так и в Layout. Ищите "двойников".

     

    Сам OrCAD, повторюсь, ошибок не создаёт ни на каких этапах. Связка Capture-Layout работает очень хорошо как при переносе нетлиста (все режимы), так и при Back Annotation. Особое удобство - Intertool Communication. Я даже на одной из работ хотел подключить два монитора, но материнская плата не поддерживала такой режим. :(

     

    Илья, не было времени внимательно глянуть на плату. Несколько замечаний.

     

    1. Файл тяжело открывается. Причина - Copper Pours нарисованы линией шириной меньше 1 mil. Следует помнить, что и плата и последующие герберы - это не просто картинки, а машинный чертёж. Залитые участки только выглядят сплошными, на самом деле они штрихуются. Copper Pour нужно рисовать такой же толщиной, которая задана для цепи. Если для цепи GND определена минимальная толщина 12 mil, то Copper Pour GND нужно рисовать толщиной 12 mil.

     

    Почему? Допустим, у тебя есть тесное место на плате, всего 2 mil. Copper Pour с границей 12 mil не сможет просочиться через такой участок, и будет разрыв, который можно обнаружить. Pour с границей 1 mil просочиться сможет, и у тебя будет участок земли шириной всего 2 mil. Layout покажет, что разведено 100%, но это будет неправильно! К тому же, изготовить такую плату не смогут, потому что минимальная ширина дорожки при изготовлении - 4 mil. Даже если на заводе ошибку не обнаружат, в этом месте будет обрыв земли. Понятно?

     

    2. Обрати внимание на настройки Thermal Relief. У тебя все параметры стремятся к нулю, поэтому и перемычки тоньше волоса.

     

    3. Вместо разрозненных заливок землёй, сделай Unroute NET для всей цепи "0" и нарисуй одну Copper Pour, покрывающую весь слой BOTTOM.

     

    4. Не знаю, какие у тебя токи, но цепи питания надо увеличить. Грубая оценка для "комнатных" условий - 1 mm на 3 А.

     

    5. Board Outline сделай толщиной 25 mil и скопируй в слои ASYTOP и ASYBOT, чтобы на монтажных слоях видеть не детали, висящие в пустоте, а плату.

     

    6. Нужно упорядочить надписи в Силк-слоях. Они не должны смотреть в разные стороны. Сделай видимым слой Drill и проверь, что надписи не попадают на отверстия vias.

     

    7. Проставь размеры платы. Это нужно, чтобы человек, принявший твои герберы был уверен, что нет искажений масштаба.

     

    8. Проверь цепи. На твоей плате обнаружилось 6 (если не ошибаюсь) бесхозных цепей, в том числе, цепь GND. Ты вместо неё используешь цепь "0". Что такое, в этом случае "GND", откуда она взялась?

     

    Будет время, гляну ещё.

     

    В 9.2 разрастание max файла копиями элементов
    Кстати, Layout, как и Capture создаёт так наз. кэш для элементов. Кэш очищается командой: Auto --> CleanUp Design --> CleanUp Database.

  17. Опубликовано · Пожаловаться

    Учтите что у OrCADа есть проблема к коректным переносом схемы в лайоут
    attrab, поменяй версию. Абсолютно серьезно! У Оркада два абсолютных достоинства: безглючная работа Capture - Layout и безупречная подготовка герберов.

  18. Опубликовано · Пожаловаться

    В високосные годы этот праздник попадает на 12 сентября, в невисокосные — на 13 сентября.
    Плавающая арифметика. :)

     

    "Ноль программистов ругал сердитый шеф. Уволил одного, и стало их FF".

  20. Опубликовано · Пожаловаться

    А как с читабельностью таких файлов?
    Читабельность проекта в виде схемы намного выше. И объяснять много проще. Вы же, например, электрические схемы рисуете, а не пишете в виде нетлистов? ;) Кроме того, это намного быстрее.

    Неужели кто то принимает такое описание.
    Почему ж нет? Вы не знаете такую систему LabVIEW? (www.ni.com) Я уже несколько лет использую её для создания приложений для управления и проверки разрабатываемых нами устройств. Так вот, в LabVIEW программирование тоже осуществляется графически, в виде проводочков, шин, соединяющих блоки, модули, подпрограммы. Прекраснейшая вещь! Если не знаете, обязательно найдите.

  21. Опубликовано · Пожаловаться

    Partials - значит "частично". Например, три вывода должны быть соединены друг с другом. Вы соединили два, а третий пока ещё нет. От него к ближайшему выводу протянется ниточка ratsnest. Вот и получается, что цепь разведена частично. Число в Statistics показывает количество таких цепей.

  22. Опубликовано · Пожаловаться

    (Это если на Верилоге)

    Нет. Я использую графический редактор. Получается что-то вроде принципиальной схемы. Или структурной схемы, в которой вся система наглядно разделена на функциональные блоки. Мне кажется, что так более наглядно, чем просто писать на VHDL или на другом языке.

     

    Видны не просто функц. блоки, но и сигналы, которые в них входят-выходят, соответствие сигналов выводам на FPGA. Из-за наглядности проще отлаживать и получается всё намного быстрее.

     

    Блоки, в свою очередь, состоят из подсхем или компонентов, описанных на VHDL. Опять-таки для простоты, стараюсь не создавать громоздких компонентов. В каждом - не более одного процесса. По-моему, такой подход сильно экономит время. Очень просто отлаживать. Очень просто найти ошибку. Простой код просто изменить.

     

    Опять-таки, графическую схему легче обсуждать, чем программу на VHDL, выискивая по тексту тот или иной сигнал.

     

    можно посмотреть как все это будет работать на реальном железе
    На реальном железе смотреть уже поздно. :) Там уже ДОЛЖНО всё работать.

     

    Для этого своетую испоьзовать SignalTap
    Э-эх! Если б всё это знать, если б дали хоть пару недель свободно покопаться! Решать проблемы приходится прямо во время работы, по мере их возникновения. Заодно и учиться. :) :)

     

    --------------------------

     

    Вот, кстати. Виртуальные пины сделать получилось, но - одиночные. Если пин Output может быть вставлен в симулятор как шина, то виртуальный разваливается на отдельные биты.

     

    Впрочем, не исключаю, что это у меня "лыжи не едут". :) Не экспериментировал пока особо.

     

    А с обычными выводами такая проблема, что в симуляторе видны пины только самой "верхней" схемы. Все выводы в блоках нижней иерархии в симуляторе появляются как Buried (скрытые) и в симуляции не участвуют.

     

     

    А транслировать проект в VHDL мне захотелось, чтобы попробовать его вставить в OrCAD. Понимаете, есть схема устройства. В устройстве есть FPGA или несколько. Если Оркад слопает такую штуку, то можно будет делать симуляцию устройств, состоящих из нескольких FPGA или устройств, соединённых друг с другом.

     

    Спасибо всем ещё раз, пошёл я домой. Завтра продолжу.

  25. Опубликовано · Пожаловаться

    Спасибо большое!

     

    А ещё вопрос. Как в симуляторе посмотреть интересующие сигналы? Я цепляю к сигналу Output Port, а потом нахожу его в симуляторе. Но ведь как-то иначе должно быть.

     

    В Квартусе недавно работать начал. На работе гонят, много времени разбираться нету. Приходится для скорости пользоваться теми методами, которые наиболее очевидны. Так что сорри, если простоту спрашиваю - это не от лени. :)

×
×
  • Создать...