Kota

Грабер на ПЛИС точно влезет в XC3S200 и еще место останется, возможно и в XC3S50 впихнуть. Но в любом случае Вам понадобиться кроме ацп еще память на кадр (статика или sdram)

Разобрался ошибка в тестовом модуле при передаче параметров.

Пытаюсь заставить работать вместе. Функциональное моделирование проходит, а временное выдает ошибки: # ** Error: (vsim-3053) test_tb.v(5): Illegal output or inout port connection (port 'F16M'). # Region: /test_tb/mytest # ** Error: (vsim-3053) test_tb.v(5): Illegal output or inout port connection (port 'F20M'). # Region: /test_tb/mytest # ** Error: (vsim-3053) test_tb.v(5): Illegal output or inout port connection (port 'MD0'). # Region: /test_tb/mytest # ** Error: (vsim-3053) test_tb.v(5): Illegal output or inout port connection (port 'MD2'). # Region: /test_tb/mytest # ** Warning: (vsim-3620) C:/Xilinx/verilog/src/simprims/X_FDD.v(25): Specify path destination port 'O' has no drivers on it. # Region: /test_tb/mytest/\F16M_MC.REG\ # ** Error: (vsim-3389) test_timesim.v(178): Port '(null)' not found in the connected module (1st connection). # Region: /test_tb/mytest/Vcc_11 # ** Error: (vsim-3389) test_timesim.v(178): Port '(null)' not found in the connected module (2nd connection). # Region: /test_tb/mytest/Vcc_11 # ** Error: (vsim-3389) test_timesim.v(178): Port '(null)' not found in the connected module (3rd connection). # Region: /test_tb/mytest/Vcc_11 # ** Error: (vsim-3389) test_timesim.v(178): Port '(null)' not found in the connected module (4th connection). # Region: /test_tb/mytest/Vcc_11 # ** Error: (vsim-3389) test_timesim.v(178): Port '(null)' not found in the connected module (5th connection). # Region: /test_tb/mytest/Vcc_11 # ** Error: (vsim-3389) test_timesim.v(178): Port '(null)' not found in the connected module (6th connection). # Region: /test_tb/mytest/Vcc_11 # ** Error: (vsim-3389) test_timesim.v(178): Port '(null)' not found in the connected module (7th connection). # Region: /test_tb/mytest/Vcc_11 Библиотеке ксайлинкса залил с сайта и разместил в дериктории моделсима xilinx В modelsim.ini в секции библиотек добавил unisims_ver = $MODEL_TECH/../xilinx/verilog/unisims_ver uni9000_ver = $MODEL_TECH/../xilinx/verilog/uni9000_ver simprims_ver = $MODEL_TECH/../xilinx/verilog/simprims_ver xilinxcorelib_ver = $MODEL_TECH/../xilinx/verilog/xilinxcorelib_ver aim_ver = $MODEL_TECH/../xilinx/verilog/aim_ver cpld_ver = $MODEL_TECH/../xilinx/verilog/cpld_ver Судя по ошибкам нечто ищестся на с:\xilinx, но там у меня ничего нет, пробовал создать директорию и перебросить туда файлы от ise - один хрен. Кристалл xc2c256 Собственно синезируемый модуль: module test (F20M,F16M,MD2,MD0,OSC40,RST,PRG); input OSC40,RST,PRG; output F20M,MD0,MD2,F16M; reg MD2,MD0; reg [2:0] Div5; reg F20M; reg F16M; reg Mode; always @ (posedge OSC40) begin F20M=!F20M; end always @ (posedge OSC40) begin Div5=(Div5==3'b100)? 0 : Div5+1; end always @ (negedge RST) begin Mode=!PRG; end always @ (Mode) begin MD2=Mode; MD0=(Mode==1)? 1'b0 : 1'bz; end always @ (Div5[1]) begin F16M=Div5[1]; end endmodule Тестовый модуль module test_tb; reg OSC40,RST,PRG; wire F20M,MD0,MD2,F16M; test mytest (F20M,F16M,MD2,MD0,OSC40,RST,PRG); initial //Clock generator begin OSC40=0; #12 forever #12 OSC40=!OSC40; end initial //Test stimulus begin RST = 1; PRG=0; #25 RST = 0; #50 RST = 1; #60 PRG=1; #75 RST = 0; #100 RST = 1; #50000 $stop; end endmodule симулятор ise ведет себя примено так же: функциональный синтез проход временной - нет. Ругань такая: WARNING:Simulator:144 - Cannot find block UUT. WARNING:Simulator:144 - Cannot find block UUT. WARNING:Simulator:144 - Cannot find block UUT. ERROR:Simulator:29 - at 0 ns : Can not find hierarchical name \OSC40_II/FCLK_0 .

Тоже озадачивался этим вопросом, может все дело в доступности программных средств? <{POST_SNAPBACK}> Залезал пару лет назад в буржуйские платы от конкурентов, те упорно использовали в своих разработках мотороловкую линейку 16-ти разрядных микроконтроллеров. А залезал отностительно недавно уже мотороллы нет , стоит TI :)

Тоже озадачивался этим вопросом, может все дело в доступности программных средств?

Аналогично, только если Fuji и MSP переставить местами :)

Bil u menya kakto razgovor s predstavitelyami M-sys. Tak on govoril chto vo vsex ix FLASH devisyax est mexanizm korekcii oshibok. Yavnoe primushtestvo eto ! :smile3046: <{POST_SNAPBACK}> Дык, вся эта коррекция ошибок связана с применяемыми микросхемами флеш памяти NAND Flash, у которых могут появлятся битые сектора, ну прям как у винчестеров. Может проще применить эти флеш-микросхемы?

Вот это вполне подходящий вариант. Функциональные возможности на уровне SMSC, а цена в России колеблется в пределах 6-8 баксов, против 15-30 за SMSC. :) <{POST_SNAPBACK}> А можно поподробнее в России, это где?

Пользовался фитоновким сршззкщп-ом и, соответственно программой к нему. Все прошло на ура. Прошу прощения, это сршззкщп - chipprog

Сам с WiFi не работал, но видел проект в сети, там цепляли к микроконтроллеру WiFi PCMCIA карточку

Ни и что, получилось?

Не буду спорить, достоинства 51-го ядра известны всем, но закладывать его в новые разработки нет абсолютно никакого желания. Эта архитектура хорошо известно, хочется же попробовать что-то новое, чтобы было с чем сравнивать.

Приходилось запускать 2 кристала от одного генератора на прямую, проблем не было, но трассы были коротки. Чаще практикуется вариант формирования и раздачи нужных частот через ПЛИС, если таковая имеется. Вообще думаю с генератором не должно быть проблем, вот с резонатором может и не получиться..

Может лучше забить на среду? Главное, чтобы был С-шный компилятор. на мой взгляд

Делал подобное, показалось проще и стабильней реализовать все функции аля-MAX и чуть более на плиске плюс поставить внешние ключи там, где это необходимо, к тому проц был перегружен. А так думаю все должно работать, а выбор пити решения, это только колеса...