Прошу помочь разобраться правильно ли я понял:
1. что в блоке IDELAYCTRL тактовая частота должна быть
от 190 to 210
от 290 to 310
от 390 to 410
такая же как указана в параметрах IDELAYE2 ???
inst_IDELAYCTRL : component unisim.VCOMPONENTS.IDELAYCTRL
port map(
RDY => delay_locked_o,
REFCLK => delay_clk_i,
RST => delay_rst_i
);
2. Какую частоту можно подавать на вывод С в управлении задержкой блока IDELAYE2
inst_IDELAYE2 : component unisim.VCOMPONENTS.IDELAYE2
generic map(
CINVCTRL_SEL => "FALSE",
DELAY_SRC => "IDATAIN",
HIGH_PERFORMANCE_MODE => "FALSE",
IDELAY_TYPE => "VARIABLE",
IDELAY_VALUE => IODELAY_VALUE,
PIPE_SEL => "FALSE",
REFCLK_FREQUENCY => 200.0,
SIGNAL_PATTERN => "DATA"
)
port map(
CNTVALUEOUT => CNT_data_idelay_out,
DATAOUT => data_idelay_s,
C => up_clk_i,
CE => СE_data_idelay,
CINVCTRL => '0',
CNTVALUEIN => '0',
DATAIN => '0',
IDATAIN => data_ibufds_s,
INC => '1',
LD => '0',
LDPIPEEN => '0',
REGRST => '0'
);
3. Параметр IDELAYE2 REFCLK_FREQUENCY выбирается из диапазонов
от 190 to 210 от 290 to 310 от 390 to 410 ,но не обязательно
должен соответствовать частоте на которой передаются данные и заводятся в блок ISERDESE2. Просто шаг
подстройки будет соответствовать выбраному параметру?
4. Не смог понять когда необходимо произвести сброс IDELAYCTRL поясните пожалуйста
P.S. скорость передачи данных в проекте 350 МГц
