ivanoffer

Позвольте, то что узкополосная фильтрация сделает сигнал "красивым" спору нет, но расплатиться придется пологими фронтами, ведь это уже почти синус. Но дальше он идёт на цифровую схему и "мести" фронт сигнала будет уже внутри цифровой микросхемы. От чего ушли к тому и вернулись, с поправкой на срабатывания порога в цифре.

У меня тоже есть непраздный вопрос к калибровке по сигналу GPS. Не каждый приемник даёт качественный выходной стандартный сигнал 1 или 10Гц, даже из линейки специального назначения и заявленные как высокоточные. Фронты сигнала, как правило, "метёт" знатно. Присоединяюсь к вопросу о типе и характеристиках приемника GPS.

Зачем вводить в заблуждение.

А если через балун и далее на резисторы.

Поясните, пожалуйста, что именно не так в рекомендуемой схеме включения. Сталкиваюсь с ней постоянно, ее же применяют без изменения товарищи, в чем подвох.

При линейной записи выше 68% от потенциальной расчетной не поднималась.

Все, что "приспичит" не получится, даже если замените на p-канальный транзистор.

Не, таких не найдете.

Не знаю какой есть софт от Intersil для моделирования их DC/DC, но для понимания процессов в цепи питания по входу/выходу можно воспользоваться по аналогии Ltspice от Linear (AD), у них такого добра полно. Заодно посмотрите ток в импульсе по первичке и прикинете уровень кондуктивных помех, будет интересно. Заодно и параллельное решение DC/DC отработаете, может и передумаете пока не поздно. Выделить доп. слои это хорошо, но накладно и не всегда оправдано. Не, вы меня не поняли. Фильтр есть чип индуктивность и все, а емкости на GTH вы уже поставили. Фильтруете им чужие и свои помехи, как его выбрать здесь уже не раз обсуждали. Тянуть питание до фильтра GTH можно и по сигнальным слоям к каждому своим широким проводником, ширина из тока потребления.

Сколько всего будет установлено ПЛИС не понятно. Допустим, пусть будет два кристалла по 30А. Печатная плата о 16-ти слоях будет иметь толщину меди по внутренним слоям порядка 17мкм. Если вы уже делали подобные платы с ПЛИС на сотни шариков, то знаете, что слой питания, как и земли, выглядит больше похожим на дуршлаг. Если под землю отводится несколько слоев земли, то с желанием обойтись одним слоем по питанию надо расстаться. Плотность тока как и падение напряжения на меди можно посчитать. Условные 60А могут не дойти до потребителя. Кто запрещает дублировать полигоны питания по сигнальным слоям там, где это только возможно. Вы хотя бы озвучьте тип DC/DC и первичное напряжение. Нужно, хотя видел знающих толк в мазохизме в подобных задачах. Посмотрите какое потребление всех GTH, скорее всего достаточно будет одного DC/DC, а для каждого GTH поставить фильтр (индуктивность) около самой ПЛИС.

Ага, а вы уже посчитали ток сварочного аппарата DC\DC на несколько кристаллов при полной загрузке и сколько слоев платы отведете под разводку?

По выходу лучше поставить после С11, заодно и при первом включении (без него) ни чего не спалите и толку будет больше. Ставить по входу одного DC/DC несколько сомнительная затея, смысл в нем будет лишь при желании удавить пульсации от самого преобразователя в первичную цепь. Хотя вам виднее, исходной информации недостаточно.

А вы сравните базовые адреса вашей периферии после изменения аппаратной части между картой памяти в Vivado и в файле xparameters SDK. Лично мне после изменения аппаратной части часто приходится исправлять его руками, причем это часто непонятно от чего зависит.

Получил вторую плату. Работает как и задумывалось. По JTAGу загружается, из SPI грузится при включении питания. На новой плате стоит ПЛИС выпуска конца 16-го года, на нерабочей 13-го, видимо что-то с ней изначально было не так. К маркировке вопросов нет, смущает залежалость, как-бы ПЛИС ходовая и такой древней на правильных складах не должно было остаться. Всем ответившим спасибо.

Жду вторую плату. С этой подозрение на перегрев при установке по бессвинцовому профилю.

Провал напряжения в момент запуска конфигурации не подтвердился - этот вариант проверил одним из первых. 1. Проверю. 2. Чтобы работать с флеш через Vivsdo, надо сначала самой Vivado загрузить свой поток ПЛИС (образ программатора), что не проходит. Варианты с Pull Up/Down/None проверял. 3. Загрузить флеш внешним программатором - не, так не получится, она с термападом и снять-установить как-то не радует. При включении питания вижу попытку ПЛИС загрузиться с флеш - есть такт, сигнал CEn. Попытка продолжается до тех пор, пока не пытаюсь загрузиться по JTAG, при этом линия такта флеш и CEn подтягиваются к постоянной единицы. ПЛИС верно отрабатывает режимы загрузки. Попробую снизить максимально частоту TCK с установкой резисторной сборки большего номинала где-то 100-200 Ом - будет функция фильтрации сигналов. Может кто знает - нет ли в Vivado опции проверки канала JTAG - прогнать данные в канале на предмет сбоев.

Тоже склоняюсь к этой версии. Со стороны ПЛИС стоит резисторная сборка по 10 Ом, ставил и 22 Ом. Вы предлагаете поставить со стороны JTAG загрузчика? Пробовал на 750кГц и 6МГц. Как уменьшить частоты до 50-100 кГц не знаю, т.к. этим вопросом никогда не задавался.

Поставил на TCK 10пФ, TDO подтянул к питанию - не помогло. Посмотрел TMS - звона нет, переходы четкие. Обнадежили. Хочется думать, что это нормальная работа линии TDO. Непонятно несоответствие опускания INIT в конце загрузки (семафор ошибки CRC) и в тоже бит ошибки CRC регистра статуса в нуле. Логики не вижу. Мои идеи закончились.

Припаял на линии провода длиной сантиметров по 10, меньше физически не могу, для подключения щупа осциллографа. Отсюда и видимый звон на линии TCK. Если извернуться и посмотреть щупом непосредственно на линии TCK, то звона нет, но небольшой конденсатор поставлю для очистки совести. Непонятно причина почему цифровая линия может так себя вести, как будто кто-то с кем-то борется. Внешний вид корпуса ПЛИС визуально такой же, как и на другой рабочей плате.

Прочитал. Надо проверить. Сделал несколько снимков поведения линии TDO при работе XADC VIVADO, условно считаю что вроде как и нормально. Однако периодически наблюдаю чешую, которая никак не сигнализируется в XADC, а данные температуры и напряжений отображаются плавной ровной линией. Форма нарастания близка к линейной и больше похожа на работу источника тока на емкость. При загрузке битового потока такого срама не вижу или не замечаю, однако в конце пакетов есть также подозрительное поведение TDO. Следствием чего может быть такое поведение TDO?

Плату мыли в УЗ ванне. PUDC_B в нуле, подтверждается битиком в регистре- первый пост

Именно так и сделал, когда допекло. Резисторную сборку D52 выпаял и напрямую навесным монтажем подключил выводы ПЛИС на разъем программатора, на него же подал опорные 1,8В и землю. Результат один в один. Вернул все взад. Бред какой-то.

Фото сделаю завтра.

Смотрел осциллографом в режиме ожидания все напряжения непосредственно на емкостях под ПЛИС - проседания напряжения нет ни в процессе загрузки, ни по ее окончании. Понимаю, что переход INIT в ноль сигнализирует об ошибке CRC, но бит BIT00_CRC_ERROR = 0 (первый пост). Наверняка за поиском глобальной ошибки стоит какая-нибудь детская. Не нравится мне сигнал TDO - может так и должно быть,но если смотреть в XADC Vivado напряжения и температуру, то внутри пакетов данных (проскакивает очень редко) не четкий переход нулей и единиц, а какая-то хрень в форме нарастающей экспоненты по длительности в несколько бит, но это НЕ мешает XADC корректно отображать на экране считанные значения - провалов в данных нет, все ровно. При загрузке потока по JTAG описанной ситуации не вижу.

1. Читал. Init показывает ошибку СRC, но бит ошибки в нуле (первый пост). Преобразователь стандартная логика, решение рабочее на более 200 плат, грешить на него не могу. 2. По jtag в XADC читается температура, напряжения, регистры конфигурации. Психанул и подключился jtag ПЛИС напрямую к загрузчику навесным монтажем, все тоже самое. 3. Настройки .bit файла стандартные, не изменял.