Krasilnikov
Свой-
Постов
50 -
Зарегистрирован
-
Посещение
-
подскажите, а с Windows 8/8.1 Expedition 7.9.4 работает?
-
дивигались без сетки. проект достался в наследство и то что в свойствах ПО было выставлено вместо Default - None в глаза не сразу бросилось. я обычно через Editor Control сетку выставляю. вернул Default и стало по сетке ползать.
-
подскажите, где еще может быть задан шаг сетки для ПО кроме как в Editor control? поясню. Выставляю шак сетки 0.1мм а переходки ползают как им вздумается :) может где-то в конфиг.файлах поправить? или еще где галочка стоит? о, нашел способ: Edit/Setup Parameters...via definitions и в свойствах переходки поставить сеткe. после чего стала двигаться по сетке.
-
Вышел EE_7.9
Krasilnikov ответил fill тема в Siemens EDA - Xpedition, PADS (ex. Mentor)
вчера поставил adsl роутер вместо usb модема, интернет подключен через его ethernet 100мбит. Программа отлично работает. -
Вышел EE_7.9
Krasilnikov ответил fill тема в Siemens EDA - Xpedition, PADS (ex. Mentor)
путём случайного неподключения адсл usb-соединения с интернетом программа заработала! но это грустностно как-то. на прошлых версиях такого не наблюдалось. причем при подключении интернет соединения процессы експедишина отнимают по ядру процессора на 100% (dxd & exppcb & libmgr) система входит в коматоз и сделать ничего нельзя. жуть. -
Вышел EE_7.9
Krasilnikov ответил fill тема в Siemens EDA - Xpedition, PADS (ex. Mentor)
коллеги, подскажите таблЭтка 7.9 что в закромах лежит, рабочая? пытаюсь отставить 7.9 на Vista поверх 2007.8 - не работает - причем в процессах программа висит, а отклика от нее ноль. снес все предыдущие версии - результат тот же. попробовал на другом компе под WinXP - стало вываливаться окошко что "сия фича в лицензии не найдена. ошибка 203" или как-то так. Я может что-то упустил? -
Блоки питания AC-DC, 18Вт, Uвх=90-264VAC выход 18В/1.00А.
Krasilnikov опубликовал тема в Продам
Продаются БП 18В/1.00А в Петербурге. В наличии 100 шт. Стоимость 1 шт. 200руб. описание тут: http://megachip.ru/item.php?item_id=201570 контакты: +79219925442, Николай. -
Написание статей.
Krasilnikov ответил Maverick_ тема в Образование в области электроники
мне кажется должна быть возможность в настройках движка самой вики запрет на редактирования на уровне зарегестированных пользователей. иначе если я ее когда-нибудь защищу, то никто не сможет внести правку(тогда смысл вики?), а если я не защищу, то через час её не будет. upd. все последние спам-правки с 2-х ip одной подсети. -
Написание статей.
Krasilnikov ответил Maverick_ тема в Образование в области электроники
не знаю какой спам убрали, но в свежих правках видно, что кто-то уже 2 раза поправил http://electronix.ru/mkportal/modules/medi...ex.php/DSP:link ;) -
Написание статей.
Krasilnikov ответил Maverick_ тема в Образование в области электроники
нужно запретить правку в wiki незарегистрированным. сейчас любая правка в wiki превращается в спам через несколько минут-часов -
ответ кажеся найден. квартус компилит опорные ноги как RESERVED_INPUT_WEAK_PULLUP, их там несколько штук в параллель. и один пин из них в группе в которой нет интерфейсов вообще никаких. Соответственно, этот единственный "тянет" опору, с выходным сопротивлением 5кОм, к 2,5В. Осталось только проверить эту догадку в железе для чего поставить ногу как RESERVED_INPUT.
-
на плисине+память. опора "в воздухе" выдает честные 1,25В
-
Коллеги, подскажите в чем может быть дело? при подключении DDR памяти использую опорные ноги VREF Cyclone III EP3C16F484C7. память подключена к 3-4 банку. Напряжение питания банков VCCIO - 2.5В. в качестве опоры стоит LP2995M. обнаружил, что на опорной цепи присутствует напряжение ~2В вместо 1,25В. "отрезал" опору - напряжение увеличилось до 2,3В. В чем может быть дело? на шине памяти выбран I/O standart SSTL-2 Class II. Надо ли как-то ещё дополнительно описывать опорные ноги?
-
Quartus 9.0, DDR память и Cyclone III
Krasilnikov опубликовал тема в Среды разработки - обсуждаем САПРы
Коллеги, подскажите пожалуйста, как поступить в таком случае - для шины данных DDR памяти и Cyclone III EP3C16F484C7 при запуске fitter-а возникают warning'и в порядке поступления: ============= Info: Following DDIO Input nodes could not be constrained by the Fitter to improve DDIO timing - Info: DDIO capture registers for pin "MDQ[1][7]" could not be constrained to the chip periphery - - Warning: DDIO node "ddr_ctrl:inst4|ddr_dq:io_ldq[1]|ddr_dq_dq_knl:ddr_dq_dq_knl_component|input _cell_h[7]" could not be constrained to the chip periphery at LAB_X11_Y1_N0 because there are not enough available control signals in this LAB for DDIO register placement - - Warning: DDIO node "ddr_ctrl:inst4|ddr_dq:io_ldq[1]|ddr_dq_dq_knl:ddr_dq_dq_knl_component|input _cell_l[7]" could not be constrained to the chip periphery at LAB_X11_Y1_N0 because there are not enough available control signals in this LAB for DDIO register placement - - Warning: DDIO node "ddr_ctrl:inst4|ddr_dq:io_ldq[1]|ddr_dq_dq_knl:ddr_dq_dq_knl_component|input _latch_l[7]" could not be constrained to the chip periphery at LAB_X11_Y1_N0 because there are not enough available control signals in this LAB for DDIO register placement Warning: Can't pack node ddr_ctrl:inst4|ddr_dq:io_ldq[1]|ddr_dq_dq_knl:ddr_dq_dq_knl_component|input_cell _l[7] to I/O pin Critical Warning: Fitter could not properly route signals from DQ I/Os to DQ capture registers because the DQ capture registers are not placed next to their corresponding DQ I/Os - - Info: DQ capture register ddr_ctrl:inst4|ddr_dq:io_ldq[1]|ddr_dq_dq_knl:ddr_dq_dq_knl_component|input_cell _h[7] at (19, 4) is not assigned to the adjacent LAB of the corresponding DQ I/O MDQ[1][7]~input at (11, 0) ============= таких ворнингов несколько штук. вечный вопрос: что делать? :) -
Спасибо! Еще уточнение - а не изменяя AHDL файл это можно сделать? Т.е. может быть шины на схеме преобразовать или еще как-то? :rolleyes: а вот и кажется разобрался сам - я разрядность неправильно выставлял в VHDL надо было (127 downto 0) вместо (35 downto 0)