Caxec

Спасибо всем откликнувшимся, исполнитель найден.

Требуется выполнить трассировку ПП по готовой схеме в среде Altium Designer. Уровень сложности платы: FPGA (корпус BGA780), память DDR3-933, несколько LVDS-линий 3 Гбит/с, 10 Гбит/с, микросхемы питания. Довольно плотный монтаж. Библиотека компонентов готова, прилагается к схеме. Работа удаленная, срок около месяца. Пишите в личку, стоимость обсудим.

Всем спасибо, исполнитель найден.

Необходимо разработать модуль управления CCD матрицей фирмы e2v. Модуль должен генерировать тактовые сигналы матрицы и АЦП, а также принимать с АЦП оцифрованное видео. Модуль должен быть выполнен как IP-ядро для системы Qsys (Platform Designer) с использованием преимущественно стандартных qsys интерфейсов (Avalon MM, Avalon ST и т.п.). Работа предполагается удаленная, с отладкой модуля в Modelsim. Всего нужно будет разработать два модуля для двух разных моделей матриц e2v. От исполнителя очень желателен опыт работы с CCD матрицами. Более подробное ТЗ предоставим заинтересовавшимся. Обращаться в личку.

А не подскажете название этой переменной среды? Будет ли он работать без ключа в лицухе хотя бы в ознакомительном варианте?

А что за зверь такой Spectra-Q ? Вроде по описанию интересная штука.

В новом Altium 14 появилась возможность создания гибко-жестких плат. Но проблема в том, что созданную и согнутую в нужных местах плату я не могу экспортировать в step для передачи конструктору. Плата экспортируется в разогнутом виде, к тому же толщина платы в модели везде одинаковая, хотя заданы более тонкие стеки слоев в гибкой части. В режиме просмотра 3D в альтиуме всё нормально отображается. Может, нужно какие-то настройки поменять где-то?

Пришел на работу, выкладываю pcb-файл. На слоях Middle1 и Middle2 в левой части все элементы выравнивания длин цепей двойные. pcb.zip

Методом копирования не смог создать один проводник на другом - копия сама удаляется, остаётся только один. Значит, сам я скопировать никак не мог. )))

Это вряд ли. Там штук 20 выровненных проводников, и двойные только элементы, созданные "Interactive Length Tuning". Все остальные сегменты всех проводников нормальные.

Столкнулся с проблемой: все элементы, созданные при помощи "Interactive Length Tuning" в какой-то момент вдруг стали двойными, т.е. на одном месте наложены друг на друга две идентичные копии дорожки. Из-за этого неправильно считаются длины цепей и невозможно их выровнять. :angry2: Кто-нибудь сталкивался с таким? Нет ли в Альтиуме средства по автоматическому удалению двойных проводников? Версия Альтиума 13.3.4 PS. Ошибся. Не "Equalize Net Lengths" а "Interactive Length Tuning"

А аналога альтеровского qsys нету в ACE?

Большое спасибо!

Праздники прошли, ждем запись )))

Выложите, пожалуйста, на какой-нибудь видео-хостинг. Я хотя и записывался на вебинар через сайт altium.com, но мне почему-то ничего не пришло на ящик.

Судя по сайту Родника, недавно (17-го апреля) проводился вебинар "Altium Deisgner Vault. Основные возможности и преимущества." Очень хотелось послушать, но в тот момент не нашлось времени. Нет ли где-то записи этого вебинара?

Добрый день всем. Собрались в конторе у нас приобретать лицензию на Modelsim. Работаем мы с ПЛИС фирмы Altera, но использовать Modelsim Altera Edition не представляется возможным, так как проекты содержат модули, написанные на разных языках. Вопрос вот в чем: какие на данный момент существуют версии Modelsim и в чем их различие. Особенно интересует различие в скрости симуляции. На официальном сайте представлено две редакции, PE и DE. Но на пиратских ресурсах раздают в основном версию SE, которая отсутсвует на офсайте. Как это понимать?

Циклон 30-ка вряд ли будет много потреблять, на вскидку не более 1А по ядру. Воспользуйтесь альтеровским Early Power Estimator, чтобы прикинуть тепловыделение. ИМХО, если в корпусе нет мощных источников тепла, то при внешней температуре 50 С беспокоится не о чем.

Вроде получилось. Пришлось уменьшить в два раза разрядность данных. Соответственно, буферы теперь тоже в два раза меньше. Сделал два банка буферов - пока один сливается на диск, второй заполняется. В каждом банке по 8 буферов - чтобы операции записи на диск были реже. Поставил минимальныое значение кэша файловой системы - при этом время записи примерно выравнивается, нет провалов каждую секунду. Файловая система - QNX4. QNX6 пробовал - гораздо медленнее.

Изначально использовался ATA 33 (пишет при запуске компа). Стомегабайтный файл копировался где-то 15 сек. Теперь сделал кабель 80 жильный. В биосе пишет ata 100, файл 100Мб копируется секунды 4. Но разницы в скорости записи буфера вообще никакой! Как было 0,05 сек и 0,15 сек. раз в секунду, так и осталось. Кстати, задержки зависят от размера кэша файловой системы - чем больше кэш, тем реже, но продолжительнее задержки.

QNX 6.5SP1 Как раз час и есть время работы всей системы. Винт потом вынимаем - и на обработку Попробовал qnx6 и qnx4. В qnx4 слегка побыстрее, но всё равно раз в секунду - тормоза, где то на 0,2 сек. После этого всё стало ещё медленнее - теперь просто каждую запись тормоза где-то 70-80 мс, а мне надо 33 мс. Запись и так в отдельном потоке - он получает сигнал от основного и по нему пишет из буфера, указатель на который объявлен глобальным, на диск. Может дело в медленном интерфейсе? Просто нет под рукой кабеля uata100 для 2.5 дюймовых дисков. Пользую 40 жильный uata33. А какая была средняя скорость обмена в Вашем проекте? Мне в идеале надо 22,5 Мб/сек считывания из PCI и записи на диск. Устройство на шине PCI пишет данные в режиме мастер. Бёрст сделал 128 слов - пришлось переконфигурировать регистры чипсета, т.к. биос не давал настроить и ограничивал 32 словами. Завтра попробую сделать два переключающихся буфера, сейчас у меня в один и тот же и пишет и из него же сохраняет на диск.

Добрый день всем! Такая ситуация. Имеется компьютер Lippert на Celeron 650MHz и чипсетом VIA VT8606. К нему по шине PCI подключена плата захвата данных. Плата в режиме мастер пишет в буфер в памяти липперта данные. Размер буфера 600Кб. Буфер заполняется 30 раз в сек. и должен сливаться на диск. Диск IDE подключен 40 жильным кабелем, на 120 Гб. В общем, при записи буфера время выполнения функции write около 5 мс., но периодически, примерно раз в секунду, функция write висит в течении 300мс, соответственно пропускается куча буферов. Я так понял, что зависон происходит в момент слива кэша файловой системы на диск. Да, файловая система - fat32. Почему сливает так долго, можно ли как-то ускорить процесс?

А ответа ждете достаточно долго? Эти флешки тормозные штуки.

Добрый день всем. Появилась такая проблема. В квартусе 11.1sp2 создаю простейшую систему с двумя клоками. Процессор NIOS с onchip памятью работает на 80МГц. Модуль jtag uart работает на клоке 33МГц и подключен напрямую к data master процессора. В книге по sopc builder написано, что так делать можно - система автоматически добавляет синхронизаторы. Но при компиляции Timequest ругается. Посмотрел в исходнике системы - ругань как раз в том месте, где синхронизатор. Как убрать эту ругань, не прописывая вручную set_false_path для каждого синхронизатора в sopc builder'е? ЗЫ. Тестовый проект прилагаю. test.zip

Можно писать и в этот же файл, но удобнее отдельный. Один ENTITY - один файл.