vovic
-
Постов
43 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные vovic
-
-
Схематиком пользуюсь как и многие для создания верхнего уровня проекта, imho наиболее просто, нагяладно и удобно.
Полностью поддерживаю.
если хочется сделать оптимально по объему схему в кристале лучше использовать родные Altera Megafunctions - наиболее простой и доступный способ, лучше чем у них уложить в кристал базовый узел врят-ли удастяLPM-ки можно использовать из любого языка(AHDL, VHDL, Verilog), правда из VHDL вызывать их несколько более геморройно (IMHO). Кстати, LPM мегафункции пока еще описаны на AHDL, а вот новые Мегакорки от Altera - уже на VHDL (раньше были на AHDL) - тенденция однако.
-
А вот на форуме было упоминание о Altera-вском PCI cores не подскажите как его заполучить.
На сайте Altera - там несколько вариантов. Правда попросят зарегистрироваться и дадут зашифрованный модуль, от которого просто так прошивку для ПЛИС не заполучить - понадобится лечилка(искать на просторах И-нета) или прикупить(если деньги есть).
И ещё хотелось по русски (документация, описание, инструкция)"Хотелку" придется лечить изучением английского, но спецификацию PCI 2.0 можно найти и на русском - малость поможет :)
-
:bb-offtopic: Мне кажется мы несколько ушли от первоначальной темы
Гы-гы-гы.Такие тонкости никого не волнуют, могу заверить в этом с полной уверенностью.В принципе согласен, но уровень маразма у преподавателей обычно разный - попадаются и нормальные, которые этот пассаж поймут. :) А вот наглости сказать, что проект - отстой, мало у кого хватает, особенно если уверенно доказывать обратное(тем же самым пассажем о производстве). Это может помочь взволновать в правильную сторону тех преподов, которых ничего не волнует, и которых больше интересует уверенность, с которой студент доказывает свою правоту.
-
Понимаешь, мне как раз побольше не надо. Мне поменьше надо.А то если я все впру в 1-2(грубо говоря) ПЛИС-ки, то что я буду чертить на принципиальной и функциональной схеме? blink.gif Меня ж с таким делом пошлюк куда подальше.
Этот вопрос хорошо бы обсудить с руководителем или куратором от ВУЗа. Кстати, ПЛИС большой емкости обычно имеют много ног, и на одном листе не умещаются. А в функциональной схеме как раз и разрисовать подробности проекта, размещенного в ПЛИС (вкупе со всем остальным, что снаружи) - при правильно выбранном уровне детализации, вполне может получиться несколько листов. Заодно в записке к диплому и на защите можно заострить внимание на том, что девайс получается более простым в изготовлении и настройке, значит дешевле обойдется опытное изготовление. А при серийном производстве можно будет перейти на заказной ASIC (понадобится 1-2 кристалла, вместо 5-6)
-
Извеняюсь за тупой вопрос, а что такое PLD?
PLD - Programmable Logic Device - Есть-ли в ГОСТе это обозначение, я не знаю (тоже влом ГОСТ копать :) ) - но на работе схемы проходят весьма строгий нормоконтроль и нареканий не было(но если поля у чертежа не 5мм а 6, то получаем замечания :cranky: )
Но я не совсем представляю, что писать в центральном поле кроме PLD. Там же в принципе пишется маркировка микросхемы.А маркировку микросхемы можно на схеме и не писать - для таких вещей есть перечень элементов
Принципиальную схему соединения нескольких ПЛИС?(в одну у меня не влазит)Возьми ПЛИС побольше :) Или все равно не лезет? Тогда проект причеши!
-
Но данные к сожалению - РАЗНАРОДНЫ
Абсолютно случайные данные особенно не сожмешь - теоретически - надо будет определять содержимое пакета данных, и для разных данных - разные упаковщики. Когда пакет относительно однороден - хорошо работает RLE - алгоритм простой.
-
С ПЛИСами я бы не хотел связываться, потому что чертежи оформлять надо с учетом этих долбаных советстсих ГОСТов.
У нас на работе тоже надо оформлять схемы в соответствии с ГОСТ, но проблем с ПЛИС не бывает - ГОСТу до фени что за микросхема - рисуешь прямоугольник, делишь на три части по вертикали, вверху в центре "PLD", по бокам - выводы - обозванные как тебе надо (латиницей)
Может что лучше подскажите.То, что ты привел - вполне достаточно - разве что МАХ+ заменить на Quartus, но для диплома хватит и МАХа. HDL-описание - в приложение, там же неплохо будет разместить и структурную схему внутренностей твоего проекта - для наглядности преподам (да и сам пока нарисуешь - несколько багов да найдешь :) )
-
-
Возможно ли получить временную диаграмму входного сигнала?
У тебя ПЛИС - Altera? Тогда попробуй SignalTap из Квартуса.
-
:a14:Лучше всего ПРЯМЫЕ РУКИ. Я серьезно, выяснено на личном опыте.А еще свежая голова. А так - Altera все больше тянется к Verilog и VHDL - примеры на сайте все больше на них (или в графике - нагляднее для начинающих).
-
Но т.к все это новые микросхемы, то интересно, как такой каскад делали раньше, до их появления.
Раньше таких частот особенно не пользовали :) , поэтому было проще - например AD8138 - имеет специально обученный вход для смещения нуля. Может сначала поставить каскад-сумматор и поднять ноль?
-
Навскидку - а AD8350 от Analog Devices не рассматривали - дифференциальный, полоса 1 ГГц.
-
Фирма Altera похоже забила на Excalibur ввиду непопулярности и двигает синтезируемое ядро NIOS, причем в последнее время второй версии, а первый NIOS снят (или снимается) с поддержки :twak:
-
И так - 10 мегавыборок - то что надо нам, таких 3 штуки. Можно 16 битные (зайди на site maxim - недорогие АЦП с головой).
16 бит на канал цвета - это перебор, 10-12 бит хватит за глаза да и дешевле обойдется.
-
В связи с этим у себя на фирме мы решили переходить на Quartus, причем речь идет именно о CPLD, попробывали компилировать опробированный проект занимающий 124 ячейки из 128. Quartus при этом заявил что этот проект в CPLD не лезет и ему нужно 159 ячеек. Пробывали настраивать компилятор довели проект до 129 ячеек, но ведь это тоже не подходит для нашей CPLD !??
А за такие проекты наш начальник материт так, что хоть стреляйся :-] Он требует, чтобы запас по ячейкам был не менее 50%. А вообще проблема распространенная - то же самое было и в МАХ+II. Из-за этого у нас один инженер даже его не обновляет - до сих пор пользуется версией МАХ+II 8.хх (точнее не помню)
-
Если область твоих разработок связана с радиацией (космическая техника или атомные станции), то твой выбор - Xilinx, т.к. у Alter`ы радиационно-стойких ПЛИС вроде как нет. Для промышленных и радиолюбительских(коммерческих) целей проще использовать ПЛИС от Alter`ы (проще по снабжению)
По стоимости: Xilinx лидирует по мировым продажам, а Altera - догоняющая компания, поэтому её (Altera) ПЛИС несколько дешевле, хотя ситуация может и поменяться.
-
То alexf:
from email>Тут мелькала "таблетка", но может ты скажешь как пользоваться?
Меняешь s*y*s_c*p*t.dll на пропатченный и подсовываешь Q*a*r*t*u*s`у файл с лицензией в которой есть N*i*o*s а дальше изучай доки и программируй результат :-)
То moderator: может надо эту тему закрыть?
-
>Вопрос 1: общество согласно что работать с Квартусом удобнее?
Когда только начинаешь работать с ПЛИС, то удобнее из-за наличия AHDL. Это язык весьма простой и заточен под проектирование логики на ПЛИС (Verilog и VHDL - языки более универсальные, следовательно посложнее).
А если переходишь с другой среды проектирования и на другие семейства ПЛИС - вопрос только как быстро сможешь переучиться.
>Вопрос 2: есть способ отучить?
Покопайся на FTP - что-нибудь найдешь
-
1. По-моему проще неиспользуемые пины назначить на выход
2. Если покопаться в настройках проекта в Quartus`e, можно найти настроечку куда коннектятся свободные пины (к земле, к питанию или к воздуху
), правда для разных микросхем возможны разные варианты (что для 7000S сейчас на помню)
Вопрос про Altera MAX7000S
в Работаем с ПЛИС, области применения, выбор
Опубликовано · Пожаловаться
Я где-то в форуме уже писал, что наш Главный Конструктор распорядился ставить ПЛИС такой емкости, чтобы первоначальная ревизия проекта занимала около 50% объема.
Траблы могут возникнуть когда начнется отладка готового девайса и понадобися добавить десяток триггеров(знаешь как будет абыдно). Или триггеров будет хватать, но проект будет такой сложности, что fitter просто не сможет его разместить. For example: тут же в форуме кто-то жаловался, что не умещается один 26-разрядный счетчик ни в 128, ни в 256 - уместился после того, как счетчик был разбит на два 13-разрядных.
Т.о. лучше поставь ПЛИС побольше, пока не поздно - меньше головной боли :)