gutzan

Здравствуйте. А плата собственной разработки или покупная? Если собственной - делали ли тест памяти DDR3 SDRAM?

Здравствуйте. А у Вас задержки в модулях GTP_IODELAY_E2 не управляются (статические)? Наверно их нужно тогда подбирать? Или сделать динамическими и убрать требования set_input_delay.

Здравствуйте. Да, Вы все правильно поняли. В PL части нужно делать управление буфером. У Analog Devices на гитхабе есть пример для их микросхем АЦП. А вот мой пример для микросхемы HMC7044. pll_hmc7044_spi_phy.v

Здравствуйте, а под Windows 11 кому-нибудь удалось ISE запустить без виртуальных машин?

OUPIIN 2384-A серия

Скажите, нашли уже кого-нибудь?

Если еще не поздно, готов помочь. [email protected]

Если не секрет, в чем разница?

FPGA drive by Jeff Johnson project видели? Там есть примеры для VC707, VC709 китов

Грубо оценить можно с помощью программы Saturn PCB Toolkit.

А какая модель кабеля? Что в документации написано? Какая у него пропускная?

Кабель оптический? Если да, то там есть сигналы управления, посмотрите на них внимательно.

Обнаружитель для каких сигналов? Импульсных или постоянно-действующих? Если импульсные, то какова скважность импульсов?

А зачем так сложно? LxCLKIN забыли подключить что-ли?

Центральный спур - это результат плохого округления на выходах промежуточных звеньев DDC. С другой стороны это просто постоянка. Есть довольно простые схемы по устранению постоянки (см. статьи Лайонса и др.). Второй спур, который не по центру, возможно пролез из АЦП...