fguy

Ну наконец то можно работать с двумя JTAG на одной винде и в сдк и в чипскопе. Новый дизайн окна чипскопа не однозначен - не уверен что все обрадуются особенно когда линий много. Разводить быстрее действительно не стала, хотя чего то там обещали про 4 ядра, но даже принудительный запуск синтеза и имплемента на всех 4-х ничего не дает. Глюк с отображением имен переменных в мемвью сдк благополучно переехал с предыдущей 2014.4. Добавили пачку ядер для 4к видео. Наконец то убрали обязательные юзер диф клоки для ядер GTx - не нужно больше править код. БД после чипскопа все так же тошнит на клоках.

Проще всего выбрать в сдк при загрузке бит-файла вместо bootloop строку Browser и указать нужный эльф - в результате получите файл бит с интегрированным софтом и проверите его работу. Из подводных камней - нужно правильно расставить сегменты для эльфа и памяти у микроблэйза на базе блокрама должно хватать под код - если пользуетесь лвипом то это минимум 128 кбайт.

Если нужно готовое железо возьмите лучше ZedBoard + FMC плату ввода - на Xilinx есть готовые проекты - фулхд 60 Гц потянет без проблем - выход HDMI есть уже на самой борде + эзернет, юсби, сд-карта - программировать можно в виваде, куча ядер, включая осд смеситель, возможность писать свои фильтры на с++ в вивадо хлс - есть пример реализации фильтра собель для фулхд смотря в каком месте - для обработки и формирования в ПЛИС это 16/24 бит шина с пиксельными тактами - фулхд 60 Гц это примерно 148 МГц - (у Xilinx это называется AXI stream), а физикал действительно последовательный - 3 гигабитных пары + такты.

Если чип 7-й серии то такое лучше делать в виваде и выглядеть будет по человечески и разведется раза в 2 быстрее. Подключить 30 ядер с периферией в ЕДК еще тот мазахизм - сначала казалась ЕДК удобнее, но поработав с БД вивады мнение изменил на противоположное - обратно на исе вернусь только если придется кодить под старые чипы.

не совсем понимаю что имеется в виду под "иерархические проекты" - в вивадо в блокдизайне есть возможность создавать из нескольких блоков Hierarchy - это просто группа ядер объединенных для выполнения какой то задачи, ее можно копипастить для ускорения рисовки сложной схемы из набора например типовых каналов обработки состоящих из нескольких ядер - будьте осторожны с именами - потом эта "каша" вылезет в сдк в неразбериху с именами идентификаторов

Речь идет не о сжатии а о вводе, сохранении в памяти (ддр) и асинхронном (относительно ввода - каждый входной поток может иметь свою синхронизацию) выводе на дисплей со смешиванием 8-ми видео потоков. При желании можно еще каждый поток обработать поточным фильтром - попробуйте в давинчи ввести, обработать, смешать и вывести 8 фулхд потоков - боюсь не выйдет.

Если говорить о "тяжелых" задачах - DSP и т.п., то роль ПЛИС в них растет все больше, т.к. роль DSP падает из за полной деградации развития этого направления - могу судить лишь по TI (хотя АД сдулся, фрискэйл на том же уровне) - у них разница между старыми 6455 и новыми 66х практически никакая - частоты выросли на 20-40%, широкую параллельную шину убрали, заменив на последовательный канал(ы) с той же пропускной и большим гемором для разработчика. Из перспектив только если эти DSP сопрягут когда-нибудь с гиперкубовой многопортовой ддр (HCM) - тогда еще связки плис-нсм-дсп можно будет пытаться как то использовать. Но это все будущее, а прямо сейчас есть 7-я серия кзаленса которая позволяет прокачивать по шинам в ддр3 (64 бита) 8 потоков фулхд 24 бита 60 Гц на запись и столько же на чтение одновременно (потолок 200 МГц х 512 бит).

Ультрацинки существуют в виде одной страницы анонса на кзаленсе, остальных ультра (кинтексов и вертексов) внатуре еще нет, как и бордов (или бордей) на их основе - можно только в виваде поразводить проекты и пофантазировать о будущем Они есть у ТИ, а толку нет - шины тухлые - гигабайт в секунду не продуешь в этот проц, хотя в 6414 еще прекрасно работал с памятью на таких оборотах 10 лет назад Учитывая объемы умножителей в плисах и пропускную способность ддр3/4 потоковые обработчики,написанные на с в хлс-е, можно плодить зараз штук по 8 - никакой ти-ай дсп этого уже никогда не осилит

После 3-ей жалобы модеры на кзаленсе зашевелились и выдали рабочий патч http://www.xilinx.com/support/answers/59851.html - на 14.6 64-бит то же работает

Мне снос вивады и полная переустановка исе не помогла - пришлось ставить винду по новой

причина в установке вивады 2014.х - после нее в ISE начинает вылетать XST при синтезе для 7-й серии и вроде еще спартан 6-й то же, а v6 разводит - судя по всему проблемы с лицензией, точнее с софтом - Xilinx молчит как партизан http://forums.xilinx.com/t5/Synthesis/Synt...ht/false/page/4 - пишите до кучи может и почешутся

Поделитесь пожалуйста исправленным кейгеном или лицензией для ANY под ISE 14.2 с вивадо, можно на почту [email protected]

рекомендую взять исходники от дск6455 и разобраться с ними - все есть на сайте спектрумдиджиталс (только на ней проц на 1200 МГц) на дспбиос рекомендую забить - надеюсь сможете сами запрограммировать контроллер прерываний и таймера вкратце по инициализации проца - посмотрите по схеме какие параметры выставлены конфигурационными резисторами и что запаяно в натуре после включения и загрузки программы сначала нужно включить нужную периферию, а потом уже настраивать плл, гпио, емиф м все остальное по вкусу