r_dot
-
Постов
268 -
Зарегистрирован
-
Посещение
Весь контент r_dot
-
В даташите (OTA только часть этой микросхемы) есть такие параметры этого усилителя: Input Offset Voltage 5 mV Input Bias Current 5 μA Input Offset Current 1 μA DC Open Loop Gain 65 dB Gain Bandwidth Product 1,5 MHz DC Transconductance 1,3 ms Output Low Level 0,5 V Output High Level 3,8 V Common Mode Rejection 65 dB и в тексте встречается DC transconductance (gM) relates to DC open-loop voltage gain (Gv) according to the following equation : Gv = gM RL where RL is the resistance from output to ground. Вот такой график: И эквивалентная схема: Можно на основе этих данных сделать из OTA, имеющегося в библиотеке LTSpice, изменив его параметры, максимально на него похожий? Символ: Его параметры: В синтаксисе Spice-параметров разбираюсь очень слабо, подсказки помогут мало. Буду очень признателен, если кто-то просто напишет строку параметров, как сделать.
-
Первое, что я сделал - полазил по "столпам транзисторостроения". Из того, на что есть в ссылках в вашей PDF-ке, к теме относится разве что Читал я его. Те же объяснения, те же рассуждения, и те же нестыковки. В общем-то, оттуда наверное большую часть и списывали. _____________________________________________________- Вот типичный пример, который я не понимаю: Тезис: "Быстродействие надо ограничивать, чтобы не превышать dV/dt, а то... И меры борьбы, если dV/dt на стоке слишком большое, и вызывает, например, паразитное открывание транзистора через ёмкость CDS - применить p-n-p транзистор для рассасывания вытекающего из затвора тока: Это что, не то же самое, что просто увеличение пикового тока затвора? В данном случае - тока разряда. Когда пишут про одно - нельзя, когда про другое - то же самое можно и нужно... ____________________________________________________________________________ Так всё-таки, можно увеличением тока затвора получить времена задержек меньше, чем в даташите, или нельзя, т.к. это какие-то параметры инерционности собственно транзистора?
