devilmike

Была нужна скорость вычисления, ну и итоговый результат очень понравился. А что такое M20K - капля в море :) нет, я про другое... если в обработке используем только проверку на совпадение(например мак адрес), то не надо хранить его полное значение в хеш таблице - достаточно построить для него второй, короткий хеш и использовать его вместо реального мак адреса.

Просто так договорились в стандарте :) ИМХО: На более низком уровне внутренние rate match fifo в приемопередатчиках построены как 4-х символьные. Соответственно у них 4-х символьные синхрослова. Ну и соответственно требование к тому, чтобы пакет заканчивался кратно 4-м символам.

это просто мои исследования хеш-функции - при минимальных затратах получился приемлемый результат. - в начале использовал для расчета хеш полином - быстро понял, что это плохо. (это понятно?) - Результат стал лучше, когда после первого полинома использовал второй с другими коэффициентами. - третий и четвертый полином прогресса не дали. - Сгенерил ROM(1М20К) c псевдослучайными данными и подставил их в качестве начальной константы для полинома (это понятно?) - результат стал очень хорошим( ~98% от теоретического идеала) В дальнейшем оказалось удобнее загонять в хеш данные по очереди. Например, если только на первом шаге обработки используешь МАК, то после этого шага их хешируешь и забываешь. Особенно это помогает при работе с IPv6. PS: прочитал, ничего не понял = не умею я объяснять :(

реализовывал подобную задачу когда делал eth коммутатор на fpga. Была возможность тестировать разные типы функции на провайдерах. Хочу сказать, что "условий" для того чтобы дать совет недостаточно :) Если хеш функция нужна при построении таблицы для хранения данных, то достаточно комбинации полином+память, если для крипто, то придется делать честно:) Я исследовал вариант полином+память - практически идеально получилось на двойном преобразовании и минимумом ресурсов.

попробуй прочитать первым чтением 64+16 слов. Это подтвердит или опровергнет мое предположение PS: Я когда с этим столкнулся, то разбил транзакции на более мелкие. По скорости ты ничего не потеряешь. При рандомном доступе рекомендую включить опцию Enable Reording. https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/external-memory/emi_ip.pdf

Burst Length Support The controller supports burst lengths of 2, 4, 8, and 16. Data widths of 8, 16, and 32 bits are supported for non-ECC operation and data widths of 24 and 40 bits are supported for operations with ECC enabled. The following table shows the type of SDRAM for each burst length.

Если писать подробно, то NDA, много букв и я не уверен, что это вообще кому-то интересно. Если коротко, то: 1 - куча ошибок в документации, в основном это неправильно указано дефолтное значение регистра. То есть решение проверить все регистры и указать правильные значения :) 2 - Реализация QSGMI для трансиверов Arria. Готовой нет - пришлось делать самостоятельно. Есть нюансы. PS: если кто соберется что-то делать на этом чипе, задаст вопросы, то я с удовольствием отвечу и проконсультирую по телефону.

если кому интересно - разобрался со всеми проблемами. Решение очень нравится.

802.3 2018 https://1drv.ms/u/s!ArbELkNQ0cFZgrIglIf0NFgPrIGVPg пароль x111x

10GBASE-КR пока отложили на потом. Сейчас 10GBASE-R, 1000BASE-X и еще разная экзотика...

да, в качестве максимальной скорости для интерфейса. Понижать можно.

Есть проблемы с запуском микросхемы. Интерфейсы QSGMII MDIO поднимаются. Питание на месте. Медная GBE физика молчит. В чем дело - не понимаю. Может кто использовал этот чип?

То что на 6G через backplane работало лучше чем на 5G вполне объяснимо наличием отражений от разъемов. Для работы через backplane трансивер с BASE-КR использует link traning, Auto-Negotiation, Forward Error Correction. Работаю с трансиверами Arria10 - они железные, нареканий нет. Только очень важно на них правильно питание, клоки и pll подключить. Если что-то не так, тогда стабильности не будет.

Столкнулся с этой проблемой для Arria10. Не могу подобрать корректные настройки... Может кто уже разобрался?

Еще есть один нюанс - надо подать напряжения на все VCCIO arria10. В даташите этого не сказано.

рекомендую аккуратно подобрать фазу клока для RGMII \ GMII . А так проблем никаких с этими чипами нет. Все простое как АК47 :)

сейчас делаю 10G/5G/2.5G/1G/100M на марвеле 3310 и Arria10 Есть некоторые проблемы со стабильным линком на верхних скоростях, надеюсь скоро победить. Если надо "научиться" работать с платной коркой, напиши в личку. Чтобы комп не захлебывался данными есть команда pause

10GBASE-R точно не совместим с 10GBASE-KR они разные на физическом уровне

Пользуюсь версией pro. Очень нравится По сравнению с 16 версией намного лучше работает Arria10 с DDR4!

У Stratix V, Arria 10 не работает JTAG пока не подашь напряжение на все IO банки, а не только на тот куда JTAG интерфейс выведен.

если делимое не более 12 разрядов, делитель=константа и нужно после деления получить целое + остаток, то можно воспользоваться умножением + сдвиг. например деление переменной(0..1512) на 35 сводится к умножению на 117 и сдвигу на 11. Работает очень быстро :)

Напряжения на VCCIO не должны на столько влиять. Можно для убедительности сунутся осциллографом на вход TDI MAX-а и посмотреть там уровни. Может последовательность подачи питания на Арию нарушена?

Шифрованные файлы коры это криптованные исходники. Quartus имеет внутри механизм дешифрования файла перед компиляцией. То есть внутри себя quartis видит исходный текст. К сожалению не все корки можно посмотреть - нужны еще кое-какие лицензии :( Как только шифрованные файлы подменяются нормальными, Quartus перестает запрашивать лицензию и нормально создает pof ps: пишите в личку

есть возможность.

память регистровая или нет? на www.jedec.org можно скачать эл.схему нужного тебе DIMM и посмотреть.