Перейти к содержанию
Поиск
    

McSava

Свой
 Профиль  Обзор контента

  • Постов

    317

  • Зарегистрирован

  • Посещение

 Тип контента 

Сообщения, опубликованные McSava

  4. Опубликовано · Пожаловаться

    Посмотрите в сторону GSM/WCDMA модулей. Под них нужно будет плату, но можно разработать своё устройство в корпусе который удобно возить вплоть до штанги над автомобилем.

    Некоторые модули имеют возможность подключать вторую антену, например SIM5350 от SimCom.

    За другие фирмы не скажу, но наверняка и у них есть подобные.

     

    По поводу антенны как на картинке. Она направленная, и преимущество будет только для стационарного приёма, когда мы точно знаем, где у нас базовая станция. При движении по городу у нвас скорее всего пропадания участятся, так как в некоторые моменты движения, максимум диаграммы направленности будет направлен "вникуда".

     

     

     

     

  6. Опубликовано · Пожаловаться

    По поводу встроенной RAM/ROM.

    Есть нюансы. Так например у Texas Instruments в Cortex-A15 была был реализован интерфейс памяти вторым этажом на микросхеме.

    Подобный по моему был и у Samsung.

    По этой причине отказались от них - они явно заточены под мелкие платы. У них шаг между контактами 0,5 мм для печатной платы и 0,4 на микросхеме для микросхемы памяти.

    В итоге их использование вышло бы в копеечку, при наших невагонных нормах. И побоялись что ремонтопригодность данных устройств будет ниже.

     

    У Cortex-A5 на борту есть до 1,5 МБайт памяти на борту (не путайте с кеш памятью и прочими). В старших микросхемах есть интерфейс к внешней памяти. Некоторые операционные системы не могут жить без внешней памяти так, что это нужно знать заранее.

     

    У Altera и Xilinx помимо ARM ядер есть ещё программируемая структура ПЛИС. Которая связана с ядром процессора и внешними контактами. Внутри ПЛИС доступны блоки памяти, из которых можно делать довольно широкую шину данных. В совсем заоблачно-старших семействах этой памяти затолкали под 500Мбит. Плюс ко всему на внутренних регистрах можно ещё несколько килобайт нагрести. Другое дело что программирование ПЛИС имеет ряд нюансов, но они не столь существенны для нынешнего софта.

     

    Из процессоров можно ещё выделить заточенные под обработку видео или изображений процессоры. Они часто имеют специальные наборы инструкций заточенные под свои задачи. Иногда такой вариант получается выгоднее чем более новые/старшие процессоры.

     

    Ещё не забывайте про подачу питания и сброса на процессор, память и периферию. Там тоже могут быть нюансы, но это всё читается в доках. Иногда правда читается, когда что-то не запускается :)

  7. Опубликовано · Пожаловаться

    Сдаётся мне в вашем минимальном исполнении это будет как из пушек по воробьям.

    Исходя из возможностей возможностей Cortex-A53/57.

    512Mb RAM - это одна микросхема DDR2 (У Micron DDR3 сейчас уже начинаются с 1Гбита),

    128Mb ROM (или как вариант microSD) - 16 МБайт?

     

    Приложение пока что в секрете - это хорошо.

    Но если сравнить Cortex-A53 от marvel, samsung и к примеру freescale. То два из них заточены под приложения с беспроводными системами, а другой под проводные несколько 10Gbit интерфейсов.

     

    Есть ещё SoC от Altera и Xilinx. но ценник на них будет заоблачный.

     

    Ну и вопрос доступа к документации на процессоры остаётся открытым.

     

    P.S. у нас есть разработки на Cortex-A9 и Cortex-A5+M4. Обе от Freescale. если вдруг будет не в маготу - обращайтесь.

     

  8. Опубликовано · Пожаловаться

    В даташите на микросхему показан вариант с проведением цифровых сигналов на слое TOP.

    Но в реальных проектах не всегда есть возможность провести к ПЛИС всё на верхнем слое. Приходится уходить на внутренние слои.

    Работают оба варианта. В том числе приходилось спускать на другую плату через разъём, суммарная длина была около 200 мм на обеих платах.

    Главное, не разбивайте дифф. пару на разные слои.

  9. Опубликовано · Пожаловаться

    Очень похоже, как можно с Вами связаться? Напишите мне пож в почту.

     

    Написал в личку. В надежде что она открывается автоматом при 10 сообщениях.

    почта у вас без домена первого уровня.

    adva@mail. - ru?

  10. Опубликовано · Пожаловаться

    Добрый день.

    Вам нужно, что-то такое?

    У нас есть готовое устройство на базе Altera > PCI + x86. И есть устройство на ARM, прошивку под него делал не я. Оно может поставлятся на 100 или 200 SIM карт. Оба устройства работают на Linux. Есть веб интерфейс. Подробнее могут рассказать в техподдержке, так как мне был инетересен правильный обмен с SIM картами и вычитка ATR.

    Сейчас сделали версию платы с возможностью работы по USB, но времени не хватает сделать это в прошивке и ПО.

  11. Опубликовано · Пожаловаться

    Понятно. Тогда надо открыть стандарт PCI, и таки вбить в поиск слово "pull-up".

     

    Есть такой пункт в стандарте. Там чётко указанно

    "PCI control signals always require pull-up resistors (pulled up to Vcc of the signaling environment) on the system board (not the add-in card) to ensure that they contain stable values when no agent is actively driving the bus."

     

    То есть только на одной плате, которая является системной.

    Возьмите схему какой-нибудь отладочной платы PCI для образца Add-In card.

    Для образца системной платы можно вязть отладку какого-нибудь моста в PCI. Например PCIe -> PCI. Мы в своё время использовали xio2000 от texas.

    У них была схема, в которой были видны все необходимые подтяжки. С номиналами для их моста.

  12. Опубликовано · Пожаловаться

    Вопрос по

    первый Cyclone
    .

    Это разовое устройство? Просто микросхема уже не новая и возможны проблемы с поставками.

    У Altera есть апп ноуты по разводке печатных плат

     

    an224 - High-Speed Board Layout Guidelines

    an315 - Guidelines for Designing High-Speed FPGA PCBs

    an574 - Printed Circuit Board (PCB) Power Delivery Network (PDN) Design Methodology

    AN583 - Designing Power Isolation Filters with Ferrite Beads for Altera FPGAs

    an613 - PCB Stackup Design Considerations for Altera FPGAs

     

     

  13. Опубликовано · Пожаловаться

    Господа, а подскажите, пожалуйста, кто знает: в проекте используются несколько типов Mounting Hole с различными диаметрами. Каким образом можно (и можно ли) настроить разный отступ до меди от каждого типа MH? Допустим, для MH диаметром 70th нужно освобождение во всех слоях равное 120th и т.д.

     

    Можно в Cell Editor создать Mechanical элемент в виде монтажного отверстия с зазором Route Obstruct нужного размера.

    Обозвать его не Mounting Hole, а Screw_xxx. Если оно крепится винтом, то он попадет в BOM (при генерации из PCB).

  14. Опубликовано · Пожаловаться

    Да я уже разобрался)

    только вот не понял, там только посадочное место рисуется? символ нельзя?

     

    Символ можно втащить в Synbol Editor из csv файла.

    Меню File> Generate Symbol From Pins

    Справка по Lybrary > Symbols > Importing pins from file

  16. Опубликовано · Пожаловаться

    Мы для увеличения полосы пропускания ставили трансформаторный вход в свои АЦП. Но теряли связь по постоянке.

    Иногда "под заказчика" уменьшали или увеличивали полосу пропускания входного усилителя. Выгода - в меньшей полосе пропускания собирается меньше шумов.

  17. Опубликовано · Пожаловаться

    Добрый день!

    Пропала таблица "Through Holes" в Expedition PCB, причем Символы сверловки (Drill symbol/character assigment) появляются, а самой таблицы нет (

    Drill Drawing-Through - включен (Display control -> General -> Drill Drawing ).

     

    Заранее спасибо за помощь)

     

    Если в NC Drill Generator на вкладке Drill Chart Options установлена галочка "Drill symbols on separate layers", то символы генерируются в слое Drill Drawing-Through, а таблица попадает в User Draft Layers > Drill Chart - Through.

    Возможно причина в этом.

  18. Опубликовано · Пожаловаться

    Цена 10$ для партии в 1000 штук. Это нужно учитывать.

    По контактам он не совместим с предыдущими Solo/Dual/Quad. В них было доступно 1, 2 и 4 ядра Cortex-A9. С документацией.

    Так что быстро соскочить на него не получится.

     

    У Vybrid серии есть Cortex-A5 + Cprtex-M4.

     

  20. Опубликовано · Пожаловаться

    ... а вот у аккумуляторов начали указывать и в W*h ...

    У аккумуляторов стали так указывать, потому что в этих попугаях он кажется гораздо лучше. Так как выглядет в 3,7 ... 4,2 раза больше.

    Это чисто маркетинговая уловка.

  22. Опубликовано · Пожаловаться

    Вставлю свои пять копеек.

    Здесь приводились примеры плат АЦП с надстройками - отдельно часть АЦП, отдельно ПЛИС + интерфейс (cPCI, PCIe или USB X.0). Мы делали подобные устройства именно из-за возможности разрабатывать разные типы плат АЦП.

    Всё это хорошо но такие разъёмы как у CERN добавят к стоимости изделия до 20 у.е. Так как они BGA (хоть и 1,27 мм) то на доп. плате у нас появляется дополнительное посадочное место BGA.

    Можно использовать другие типы разъёмов, но им нужно придумывать распиновку.

     

    на модуль нужно будет подать питание и качественно его отфильтровать. Так как при 14 бит @ 100 МГц мы можем ловить в спектре все свои цифровые интерфейсы, как по питанию так и по земле. На 1000 МГц может добавиться еще и по воздуху. Экранировка сигналов потребует дополнительных слоёв (помимо минимально необходимых). У нас на плате только АЦП+разъёмы (без ПЛИС) мы укладывались в 6 слоёв.

    Переключение диапазонов, входных каскадов и прочего. Собирание шумов на узлах коммутации/усиления/ослабления. Да, в некоторых АЦП есть свои усилители/аттенюаторы, но их входы нужно еще не перегрузить.

    Затухание сигнала на плате в зависимости от взаимного расположения проводников/элементов. Это в цифре всё равно, абы пришло согласно уровню "0" или "1". А нам нужно сравнить сигнал на входе и усиленный + перенесенный по частоте. Или ...

     

    Выбор ПЛИС.

    ПЛИС должна будет нам собрать данные в буфер и выдать их из буфера когда сможет принять наш последовательный интерфейс. Так как получаем мы отсчеты по 8ми -16 проводам, а отправлять хотим по одному/двум.

    Если мы делаем все на внутренней памяти ПЛИС, то для более менее приличного буфера нам нужно много внутренней памяти. В самом маленьком Artix 50 х 36 kBit BRAM. Примерно столько же в cyclone V.

    При разрядности 8 бит это 200к отсчётов. Для 100 МГц это 2 мс.

    Для нормального функционирования нужно ставить внешнюю память. Динамическая память DDR2/3 доступна в больших объёмах за приемлемые деньги. Но для её подсоединения нужны контакты в ПЛИС.

    Чтобы АЦП сбрасывало данные в память во время их чтения по нашему последовательному интерфейсу нужно несколько микросхем памяти.

    Больше контактов + больше внутренностей <> больше денег + сложнее разработка.

    Когда набегают все дополнительные стоит, то и микросхемы с гигабитными интерфейсами не кажутся сильно дорогими. А тут уже JESD204A,B не далеко. Проще разработка

     

    Питание компонентов.

    Для качественного преобразование нужно следить за "чистотой" питания на плате. КРЕНками тут уже не отделаешся. Питания ядра современных ПЛИС - 1 В. требованиях к пульсациям 15 мВ. Это достижимо, но стоит денег.

    Аналоговые входные источники потребуют двухполярного питания. Если мы хотим отдать плату в свободное плавание, то компоненты лучше закладывать покупные, а не я намотал - делайте как я.

     

    Интерфейс USB или Ethernet. Они оба имеют ограничения. Так как питаться с USB мы не сможем (даже если разрешим себе взять 2А), то и ставить ему это в плюс я бы не стал.

    Можно посмотреть FPGA + SoC. В нем уже есть USB, будут контакты для Ethernet. Запустить там ОС, прикрутить HDMI и выводить картинку сразу на монитор.

    всё равно места для разборок с граблями вагон. Вот только такое решение не будет стоить дешевле 200+ баксов за FPGA+SoC.

     

    Абсолютны все пункты реальны для выполнения на "любительском" уровне. Вопрос в полигамии, силе любви, и количестве времени на это.

  23. Опубликовано · Пожаловаться

    По умолчанию в Mentor Expedition при создании контакта указывается центр отверстия. Можно увидеть на вкладке Holes (Padstack editor в Library Manager для Expedition PCB).

    И выдаёт информацию в NC Drill для Slot относительно центра контакта.

    А вот если мы сделаем на плате вырез через Contour, то получим координаты от точки где мы начали это самый Contour.

    Это можно увидеть если отобразить Drill Drawing после генерации NC Drill.

    А следовать или нет данным координатам при создании задания для "бормашины" это уже другая история.

     

  24. Опубликовано · Пожаловаться

    У Xilinx для 7 серии есть доки по разводке DDR3/4. Причем не поленитесь заглянуть "ug586 7Series MIS" в нём есть требования и по трассировке. Ещё у них есть документ по трассировке для DDR 2000+ МГц. С примерами стеков и описанием за счёт чего можно добиться высоких скоростей.

  25. Опубликовано · Пожаловаться

    Всем добрый день.

    Вопрос по Cell Editor EE7.9.5.

    У меня в последнее время в инструменте Pace Pins не всегда получается выделить несколько контактов для изменения Padstack Name.

    Мышка ведёт себя так, как будто у меня залипает Shift или CTRL. При наведении курсора и нажатии на одном из контактов тянутся другие.

    Мышу менял клавиатуру другую пробовал.

    Причём контакты выделяются, но при раскрытии всплывающего меню сбрасывается выделение с множества контактов и устанавливается Padstack только для одного.

     

    Подскажите, может я забыл какую-то магию и где-то нужно поменять настройки поведения?

    Для обычных компонентов это не проблема, мне сейчас проще воспользоваться LP wizardom, а вот для сложных модулей у которых под брюхом может быть несколько рядов с разными типами контактных площадок поштучно выделять/переименовывать их утомительно.

×
×
  • Создать...