Cont
-
Постов
112 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные Cont
-
-
1) У меня ISE 10.1 там MIG в корэгене СДРАМ не поддерживает. Что делать? ставить 9-ю?
2) Уже разрабатывал контроллер. В качестве основы взял альтеровскую корку (понятно, нехорошо это :-) ). Есть у них sdr_sdram reference design. Ссылку не помню((
-
Как вообще моделировать этот контроллер. у меня в моделсиме вываливаются ошибки, хотя все библиотеки скомпилированы
-
К сожалению ресурсы не позволяют поставить второй контроллер
-
Добрый вечер. Имеется два чипа DDR памяти на плате. Можно ли настроить MPMC так, чтобы периферийные устройства работали с двумя чипами независимо друг от друга. Пока получилось сделать так, у меня просто шина данных имеет двойную разрядность, а адрес и управляющие сигналы одинаковые.
-
2 axalay: было бы не плохо, если выложите свои наработки
2 all:
Может быть следовало начать отдельную ветку на форуме, т.к. теперь вопрос иного, плана:
как эффективно использовать память? и как ее используют процессоры?
поясняю: память может работать в разных режимах(с разной длиной burst), при этом чтобы его изменить нужно заново проводить инициализацию памяти(а это относительно долгий процесс). например в один момент времени мы считываем/записываем с burst=4, но вот понадобилось изменить значание одного слова, а не сразу 4-х. Как поступать? Изменить burst на 1 или считать 4 слова в буфер, изменить значение одного из них и обатно записать 4 слова в sdram. Как то это не оптимально, а если всегда работать с burst=1 это уж совсем медленно
-
клок к памяти идет от плиски. сейчас моя проблема с формированием клоков(точнее подбором нужной фазы). я много вариантов перепробовал, но на частоте выше 80 мегагерц память работает не правильно
-
2 Shtirlits
Результаты показали, что tsu не выполняется. Все-таки плиска древняя. Снизил частоту памяти и все стало на свои места. Однако мне нужно 130 мегагерц (или хотя бы 100). Как поступить в данной ситуации? Если мы DLL-ем сдвинем клок на 90 гардусов, данные будут записываться в память правильно, но как быть со считыванием. Этим же клоком их не считать(в триггер). Нужно ли вводить отдельно тактовый сигнал для считывания? Хотелось бы узнать как грамотно решить проблему.
2 DmitryR
По-моему, в coregen-e нет контроллера SDR sdram
-
Разрабатываю контроллер SDRAM, ибо готовые корки не годятся. Однако при работе с памятью странное явление - слова записываются (или считываются) сдвинутые по адресу. Например, при burst = 0 пишу слово по нулевому адресу, а оно записывается по первому адресу. самое интересное - в симуляторе все правильно, а вот в действительности нет. пробовал врьировать параметры CAS, RCD - не помогает. (
-
Есть какие-нибудь сдвиги в данном направлении? Я сам бы подключился к этому проекту. Попробовал на своей плате с 4-м Виртексом TFT контроллер от Xilinx и был расстроен крайне низкой производительностью(меня все таки интересует графика в реальном времени).
Интересует вопрос, как нужно проектировать графические ускорители?
Я начал с аппаратной очистки буфера. Подцепил к шине PLB свой модуль, который есть ничто иное как автомат, который по команде от Микроблэйза пишет нули в этот самый буфер. Очистка действительно стала выполняться быстрее. Что дальше? Делаем автомат который рисует линии, символы и т.п.? Если двигаться в этом направлении, по-моему нужно делать полноценный процессор с особым набором команд, ибо делать автомат, который, скажем, будет заполнять произвольную область уже не так тривиально...
-
Вышел Virtex-6 без PowerPC. На одном из забугорных форумов, прочитал, что Xilinx полностью отказывается от PPC. Думаю для тех кто использовал данный процессор или планирует приступить новому проекту тема не безразлична.
-
Клок у меня берется с CLKDLL, при этом он сдивнут по фазе на 180 градусов относительно системного клока.(и управляющих сигналов АДСП, ГВ, ОЕ ибо по даташиту там необходима задержка). Работал на частоте 166 мегагерца. Провел опыт - снизил частоту до 100 - теперь записывает за 1 такт. Видимо нужно точно по даташиту выдерживать все тайминги с ГВ, ОЕ, АДСП вплоть до 0,5 наносекунды, иначе на большой частоте ничего не выйдет.
-
Добрый день. Я тоже использую ssram от кипарисов. Вот только у меня есть проблема: чтобы что-то записать или считать из памяти в режиме Single beat(read/write), сигналы ADSP и GW нужно держать не по одному такту синхросигнала, а по два (в противном случае, из памяти считываются рандомные числа). В чем может быть проблема?
-
Появилось желание использовать эту шину. Однако, не знаю с чего начать. Есть ли там что-нибудь вроде SOPC-Builder`а, арбитра? На опенкоресах полно всяких ядер, но как их объединить в систему? Причина по которой захотелось использовать эту шину - отсутствие нересурсоемкой мультиплексируемой шины у Xilinx
-
Добрый день
Проблема заключается в том, что я создал проект в EDK, который содержит мой собственный компонент с элементами, сгенерированными в CoreGen, а также CLKDLL. ModelSim выдает ошибки что эти компоненты не найдены. Без них все отлично. Все библиотеки я компилировал (как из ISE, так и из EDK). И ini файл редактировал как в SoftwareManual написано. Помогите разобраться, что же надо еще сделать
ISE 10.1
Modelsim 6.3 SE
LMC_HOME установлена
-
Всем большое спасибо за ответы
Дмитрий Мазунин
Подключить АЦП к NPI порту MPMC: такая идея уже возникла, да вот только на плату память поставили такую, что MPMC с ней неработает. Вот пришлось делать свой контроллер.
Теперь передо мной задача, либо использовать вариант предложенный des00 с FSL-линками, либо попытаться реализовать свой MPMC(к счастью в EDK нашел его исходники!).
-
Доброго времени суток. Вопрос к специалистам по Xilinx. Решил использовать Microblaze в системе сбора данных. Добавил в проект EDK свое периферийное устройство с интерфейсом PLB, суть которого получать данные с параллельного ацп. На другой строне у меня стоит контроллер памяти. Еще к шине, помимо проца, подключен контроллер BRAM, в которой храниться моя программа и UART, для передачи данных на PC. По логике вещей когда память заполнится, проц может приступить к обработке. Вроде в даташите написано, что шина мультиплексируемая, но когда я посмотрел что творится с шиной в Modelsim, пришел в ужас. Судя по диаграммам шина обычная, разделяемая, и если проц обращается к BRAM, то данные из ацп в Sdram уже не поступают. Но более того, меня поразила низкая производительность шины. Сначала 10 тактов - цикл адреса, потом еще 10 - цикл данных, потом еще 10 тактов ждем непонятно что. Вообщем с 8-битного 100Mhz ацп непрерывно данные получать невозможно. Работать напрямую тоже не хочется, проц нужен однозначно. Реализовывать пакетные передачи по шине пробовал, потратил уйму времени, не помогло (хотя и стало работать быстрее). Кто-нибудь сталкивался с этой шиной. Может быть я где-то косячу, не понимаю, почему такая низкая производительность. Работал с Альтерой, там шина Avalon куда шустрее была.
Заранее спасибо!
Может быть существует возможность подключения проца напрямую, но тогда нужно реализовать собственную шину. Есть ли реализация чего-нибудь подобного. Хотелось бы так же найти информация по шинам, принципам реализации на HDL
-
Доброго времени суток! Я новичек в САПР Xilinx. На сайте Xilinx для скачивания предлагается лишь один архив(evaluation), хотя написано, что поддерживаются и лин и вин. Неужели у них один дистрибутив для обоих осей?
Объясните, пожалуйста, не хочется качать кота в мешке.
-
То что GTK можно сконфигурировать под фреймбуфер - это точно, к сожалению работал с GTK давно, и уже не помню где брал доку на эту тему. Посмотрите на оф. сайте.
-
Пришлось однажды использовать Nano-X. В качестве элементарного GUI сойдет (кнопки, простейшие окошки). Размер 100кб, правда проект уже довольно давно не развивается. Включен в дистрибутив uClinux.
Почему никто не предложил использовать библиотеку GTK? По-моему неплохая альтернатива QT
-
Вопрос к специалистам, кто хорошо разобрался с лицензией GPL.
Собираюсь использовать Linux в устройстве (разумеется с добавлением новых модулей, т.е. модификацией ядра). По лицензии GPL я должен выложить все это в сети? Суть вопроса вот в чем, я же не буду распространять софт на базе Линукса, а только устройство. Действует ли GPL в данном случае?
Вообще GPL в России действительна? По-моему нет даже официального перевода данной лицензии.
Уже слышал многочисленные ответы, если девайс специфичный, с малым тиражом, то никто и не узнает и дела никому до этого нет. Но все-таки в последнее время отношение к интеллектуальной собственности в нашей стране меняется
-
Да мне новая и не нужна. Мне нужны основы, вся математическая теория
-
"Если речь идет о распознавании речи, то на сегодняшний момент лучше скрытых марковских процессах (HMMs) не придумали, далее соответственно уже в сторону HMMs - алгоритмы витерби: прямой проход, обратный проход - декодирование слоф, фонем и т.д. Основные методы анализа: фурье, далее кепстральные коэффициенты и их производная."
Не подскажите литературу по HMMs? Желательно чтобы теория начиналась с самых азов т.к. я только начал заниматься этим вопросом
-
Собираюсь использовать для управления приводом. Подскажите пожалуйста, как управлять данным оптроном(в смысле подключения к CPU и т.п.). Есть ли переходники для совместимости TTL?
-
Столкнулся с проблемой: Нужно использовать большое число микросхем, которых нет в библиотеке OrCAD 9.2. Насколько я понял, корпуса( я имею ввиду PFPQ, BGA, FBGA и т.д.) микросхем различных производителей выполнены по единому стандарту(вроде как JEDEC), естественно возникло предположение - должна же быть такая библиотека для OrCAD? Можно было бы использовать ее как шаблон. Или же для каждого отдельного камня нужно по даташиту рисовать футпринты? Если у камня не одна сотня пинов?
Заранее спасибо
Модернизация xapp134/xapp200 (SDRAM) для конкретных задач
в Работаем с ПЛИС, области применения, выбор
Опубликовано · Пожаловаться
Можно ли продолжать разработку в 10-й версии, но отдельно установить MIG для 9-й и результаты использовать в 10-й? И вообще его отдельно можно поставить?