IPI

Да, в новых версиях поправленны многие ошибки. По дружелюбности катапульта превосходит все другие генераторы (но не идеал), просто надо указывать сто заанролить что запайпелайнить, что в регистрах разместить что в памяти а что в фифо. Надо всегда представлять во что это должно вылиться, тогда все будет нормально. К сожалению управление не через атрибуты в С, а через скрипт и прагмы не очень то удобно. Но я решил эту проблему препроцессором на перле, стало очень удобно.

Проблема не в запуске, а в создании библтотеки из собственных компонентов. Не понятно как добавить некий модуль описанный на VHDL, так чтоб сделалась библиотека, которую может подключать катапульт си. То есть есть 1. Есть модуль на VHDL. 2. Его интерфейс на С в виде функции. 3. Надо сделать так чтоб он исполнялся из модуля на С коде. Вместе с ним синтезировались.

Я вообще не работаю с катапультой но вот тут понадобилось. Неужели никто с ней тоже не работает???

Никто не знает как пользоваться Catapult Library Builderом. Не могу сделать библиотеку так чтоб она была видна из Catapultы. Не могу подключить модули, и вообще все очень не понятно. Могут ли библиотеки катапульты выглядеть как функции С? Буду благодарен за информацию...

Вот именно это и было сделонно - читать внимательней надо!!!

Это циклон. И там вроде только синхронная. Память и записывается тоже, только в другом месте.

Есть синхронная память в FPGA алтера. У альтеры память имеет встроенные регистры адреса и данных записи, что дает задержку в 2 такта на появление на выходе памяти только что записанных данных. В результате делаем частоту памяти в 4 раза выше, чем частоту АЛУ большой схемы. Но вот темп записи и чтения (изменния адреса по сути) так и остается прежним, то есть, изменение адреса происходит один раз за 4 такта памяти. При 4 кратном завышении частоты памяти мне достаточно делать запись по тому же адресу через 3 такта после установки адреса, то есть через 2 такта после получения результата из памяти. А он по умолчанию анализирует так, будто я обязан установить данные в каждом такте. Он не знает, что сразу после чтения записи не будет никогда by design... То есть частота памяти в четыре раза выше чем частота схемы. А Квартус расчитывает на каждый такт, и получается, что частота ему не нравится, а она на самом деле вполне нормальная... Кто знает способ указать классическому квартусу, что при анализе времянки меня интересует только те сетапы регистра, при котором у него ena вход установлен, а он в принципе устанавливается не чаще 1 раза в 4 такта?

Версия 2004 года лежит на здешнем фтп, вот где бы достать новую...

Никто не пробывал сделать на катапульт С несколько проектов так чтобы модули были организованны в библиотеки c помощью #pragma design, и можно было бы на С вызывать несколько других модулей. Как это сделать? Вообще, кто нибудь работал с Катапультой?

Грубо говоря, .NET это будущее Виндоуса. Все равно что COM только платформенно не зависеммый и правильно сделанная системная платформа. :cheers: C# это язык на котором написан .NET, тоже что С++ только все что Страуструп не включил в язык С++, и было включено в JAVA, перекочевало в него. См. Страуструп "Дизайн и эвалюция C++". Там все что есть в C# отметенно для С++ "как не соответствующее духу", то есть если б это было б не отметенно в 90, то С++ == С#. :smile3009:

Сабж, где найти, характеристики, сколько стоит. И если можно ссылки

Генетические алгоритмы относятся к классу NP-полных задачь, и поэтому их нельзя использовать с дообучением. И точно, они становятся переобученными, с непредсказуемым поведением. Для плохо фармализованных задачь нейронные сети являются выходом, но достаточно хорошо формализовать и НС проигрывают. Вообще, в классических видах судьба НС такая же как и у Пролога, стагнация с использованием в узких областях.

Топового StratixII должно хватить, или Virtex 5 для базовых профайлов D1 конфигурации

Реально, для SD картинки должно хватить 200Mhz И абсолютно верно - лучше иметь процессор в составе Гибче и проще девелопить FPGA

Тут как раз все не так. Нейрон это не линейная функция на вход которой подается скалярное произведение входов с весовыми коэффициэнтами. Если бы не было нелинейной функции на выходе то автоматически вся нейронная сеть свелась бы к одному скалярному произведению. В этом то их и сила. Не линейность позволяет получать практически не предсказуемое поведение нейронной сети (не описываеммыми ни какими строгими формулами), которое может походить на что угодно. В этом ее слабость, не возможно предсказать куда схема сойдется и при какой сложности. А сложность растет тоже не линейно. Поэтому не смотря на древность этой теории, сейчас она в ступоре. Маленькие системы работают хорошо, правда при не линейно возрастающих усилиях по убочению их. А большие не обучаются вовсе или крайне тяжело, без гарантированного результата.

А FPGA подсоеденен к SDRAM и/или SRAM?

А вот если сравнивать их ti 6455. Они быстрее или медленние. Ну и конечно с доступностью они хуже. Да и кэши маловаты по современным меркам.

Круто. Значит с DDRII никаких проблем. А заполняемость 90% кристалла - для него реальна?

Но из-за структуры Stratixа его легче разогнать до 300Mhz, ведь там 8-lut чем виртекс 5 где 6-lut? Задержка в сложных выражениях меньше.

Именно проц и FPGA других решений я не вижу Вообще выбор процов >1Gz не велик

Врядли, ведь у него частота 600Мгц - при такой частоте можно обработать SD video, но HD video нельзя ведь оно в шесть раз больше. Тут просто элементарной пропускной способности не хватит.

То есть он лучше чем Virtex-5 по соотношению цена/плотность?

Могу точно сказать что меньше одного гига не подойдет, ибо задача связанна со сжатием HD video.

Кто нибудь использовал Stratix II? Сколько он стоит. Сколько потребляет. Насколько он действительно лучше Virtex 4?

Подскажите, какой сейчас лучший процессор по соотношению производительность/потребление/цена для встраеваемых систем на частоте 1Ghz и более. Проц должен иметь хороший кэш.