Alex Zorg

Что-то слышал,то Altera прибила это проект (Quartus для Linux). Если чего и есть в Интернет, то это очень старые версии. Нет лишних денег у Альтеры чтобы поддерживать ветку для бедых студентов ;-). Я прав (насчет того, что ветка была и большее ее нет)? Изначально Квартус стоил бабок, никаких WebEdition не было, потому, кто мог купить Квартус момгли бы и купить Виндовс. Сейчас менее приятная картина, Quartus можно использовать "достаточно бесплатно" в ряде случае, но Виндовс придется купить. Слышал, что в линукс под wine'ом может работать среда от XILINX WebPack, интересно было бы попробовать, ранее не работал с XILINX. Интересно чего позволит WebPack и на каких условиях. Интересно заливать проекты на Verilog/VHDL в "виртуальные" ПЛИС, смотреть насколько они вмещаются, отлаживать временые диаграмы. Насчет Quartus... может он заработает рано или поздно под wine/CrossOverOffice? Вроде сейчас вышла первая версия wine (ранее были только beta). Конечно использовать варезный CrossOverOffice тоже не хочется, тогда можно и варезный виндовс использовать, который валяется везде где только можно, в отличии от CrossOverOffice.

Слышал, что есть "красивые" решения типа Wishbone. Признаться, не знаю что это такое Wishbone, ничего не попадается на русском. Было бы интересно услышать отзывы тех кто пользовался, стоит ли пытаться что-то стандартизировать для своих и совместных проектов или каждый раз придумывать что-то под задачу и потом еще подгонять это под ресурсы. Если это уже где-то активно обсуждалось, простите и ткните носом где, поиск почему-то кажется бесполезным, простите за ламерство.

ASN На соседнюю ветку уже попал, как-то """странно""" у меня работает поиск в форуме, не получается найти то, что 100% уже есть. Все звучит логично, именно такой интерфейс и хочется иметь. Пункт 6 звучит оптимистично. Как только появится время, место того чтобы "собирать марки", хочу попробовать собрать (смоделировать на ПЭВМ) приемопередатчик канального уровня, почитывая умные варезные отсканированные книжки в DjVu (совесть конечно будит мучить). Что-то уже слышал про "Шину TAXI", видимо это про TAXIchip. Еще, чтоб было все "по взрослому", можно добавить скремблер, чтоб спектр был поровнее, полагаю, это не очень дорого с точки зрения ресурсов ПЛИС. Вдруг что-то получится, тогда это будет Open Sorce проект. yornik Речь дейсвтивельно о интерфейсе "для проводов". Желательно работать с ограниченнием полосы пропускания, но не в ущерб простоты (точнее дешивизны в 10$ за ресурс ПЛИС). Отслеживать адаптивно переотражения в канале связи, использовать многопозиционную молуляцию, восстанавливать ошибки, и т.д. и т.п. (т.е. разрабатывать "модем" и все такое) я пока не собираюсь. Хоть и у меня радиолюбителшьские замашки, буду конечно искать что-то похожее (типа TAXI) на то, что интересно получить, и если оно есть, то с одной стороны можно что-то "передрать", а если нет, то напротив, почувствовать себя "пионером". Насчет ЭМС - забавно. Вот и мне почему-то взбрело, что Манчестер-2 слишком фонит (жирный спектр), лучше 4B/5B...8B/10B и еще и скремблер. Может мы друг друга не поняли, но я говорю о 10...100 Mbit/s, т.е. десятки мегагерц, а не гигагерц! Конечно понятно, что для 100 MBit/s, в приемнике асинхронного сигнала, ""по теореме Кательникова"" тактовая будет в 2...4 раза больше, а как рекомендуется в 8...12. Насколько в дещовых FPLD'шках можно на кристале иметь 1ГГц, я не знаю, тоже вопрос. Для 1Гбит/сек и выше, конечно, FPLD за 10$ не пойдет, на кристале ведь нужно иметь уже 10ГГц! А как Вы пишите 10...100Гбит/сек, так таких даже специализированный ИМС еще нет, насколько я понимаю, процессоры еще 10ГГц еще не перепрыгнули, а тем более 100! Кто-то из нас очепятолся. Выше 1ГБит/с сегодня если и возможно, так это засчет раскидывания потока по нескольким паралельным последовательным каналам, ну, например PCI-Express. На критику буду нарываться до тех пор, пока кто-нибудь не подкинет подробное описание то, что захотелось "придумать".

Не могли бы подкинуть какую-либо информацию по кодированию, декодированию и сонхронизации приемника 8B/10B? Ничего кроме дешифраторов 8b<->10b не попадается. Спасибо.

"open source 8b10b encoder/decoder на Verilog" - я так понял это лишь комбинаторная схема без триггеров (дишефратор) 8b->10b и 10b->8b по схеме IBM запатентованной в 1983 году в США. Интересно, это значит что все кто использует 8B/10B "должны" теперь IBM? По крайней мере в США? Или если использовать другую схему кодирования/декодирования, то IBM тут ни при чем? Интересно было бы найти оптимальную схему не просто дешифратора, а приемника и передатчика. Пока не нашел, если не найду еще через "пол года", займусь разработкой "jast for fun". В Интернете действительно много разрозненный статей на тему кодирования типа 4B/5B которое используется для Fast Ethernet и 8B/10B которое во всех скоростный интерфейсах типа Fibre Channet, 1GBit Ethernet, PCI-Express... Но вот готовые исходники на HDL (даже много) попадаются только для UART (RS-232). Полагаю 5B/6B не очень удобен, ведь все-равно нужно передавать байты, слова, и прочее кратное 8 бит. А вот 8B/9B выглядит неплохо, если посмотреть на биноминальное распределение числа единиц и нулей (если будет интерес позже поясню, чего насчитал), к тому же вроде бы нет технологии, которая уже запатентована. Задача кодирования и оптимального приема достаточно сложная, потому и такой интерес. Вот примерно то, что хотелось бы (подобно HDLC): 1) Передача идет пакетами, начало пакета начинается со слова, которое не используется для кодирования данных и имеет хорошие автокорреляционные свойства, например код Баркер-7, 11 или 13. 2) При использовании выбранного кодирования можно реализовать фазовую автоподсройку для снятия ограничения на длину пакета при заданной погрешности расхождения генераторов приемника и передатчика. 3) прилепить контрольную сумму в конец. 4) Паузы можно чем-то забить для контроля линии 5) Как адресовать несколько устройств без коллизий, это второй вопрос ну и т.д. и т.п.. и все такое... Неужели нет реализаций чего-дибо подобного с отрытым кодом или какой-либо стандарт, который хорошо описан с точки зрения математики реализации оптимального приемника? Конечно на первый взгляд фазовая подстройка и вычисления корреляции в ПЛИС за 10$ не влезет, но это и обсуждается...

нiosifk, нет... радиолюбительством я называю разработку "своих" протоколов... Почитаю... спасибо.

P.S. Evgeny_CD, кажется FM/MFM/RLL это хорошие протоколы для передачи по радиоканалу, для записи на магнитный носитель, но низкочастотная часть полосы пропускания используется плохо, т.е. если бы сделали Fast Ethernet на MFM, но полоса пропускания витой пары 5 кат. 0-130 MHz (примерно) использовалась больше в области высоких частот, а хочется эффективно использовать и низкие частоты, табу только на постоянную составляющую, т.е. я склоняюсь к 4B/5B и т. п... Насчет спектров конечно я не уверен на 100%, это лишь домыслы.

Evgeny_CD, спасибо, почитаем. iosifk, сейчас у меня нет конкретной задачи, просто хочется немного заняться "радиолюбительством", повторюсь, но задача чисто на "интерес". Практически можно было бы объеденить блоки еще не сущесвующей в природе РЛС. Приемопередатчик найти готовый было бы интересно, но где? opencores.org? Был бы признателен, если бы кто-ть дал открытый Verilog/VHDL проект. Vertex-4 это круто, полагаю для упращенного варианта 4B/5B хватит ПЛИС за 10$. Кстати, брать чисто (Fast) Ethernet не очень удобно. Нет гарантии доставки пакетов, если включено несколько устройсв (все "кричат" как хотят и могут мешать друг-другу). Кроме того для Eth лучше использовать специальный чип для MAC уровня, а не заниматься радиолюбительством с ПЛИС.

Существует много стандартный последовательных интерфесов от SPI до Fibre Channel. Но почему-то не получается ничего подобрать. Вот требования: 1) Реализуемость на ПЛИС FPGA (с ценой до 20$) для скоростей порядка 10MBit/s 2) Произвольный выбор реализации уровня "проводов" от банального TTL, до LVDS, потенциальный код с двумя уровнями. 3) Хорошее (большое) отношение пропускной способности к требуемой полосе пропускания канала. Возможность применения гальванической развязки через трансформатор (т.е. код без постоянной составляющей). К примеру, соблазнительно выглядит кодирование 4B/5B, 8B/9B или 8B/10B. 4) Произвольный выбор скорости от 1MBit/s до потолка, например, 100MBit/s. 5) "Дальность" (как и скорость) зависит от реализации. 6) Ассинхронный. Чтобы была возможность использовать "один провод" и при большой дальности между абонентами не было критичности к задержке между шиной данных и синронизацией. 7) Передача пачками байтов (или слов), контроль ошибок (исправление необязательно). 8) Соединение точка-точка (как RS232), возможность расширения, например, соединение нескольких устройств по кольцу или через коммутатор (Switch). 9) Наращиваемость. Зачем это нужно? Хотелось бы иметь собсвенные наработки на VHDL/Verilog и применять их где только возможно в силу универсальности. Вот некоторая критика сущесвующих протоколов: RS-232 и его братья. Плюсы: простота, любая скорость. Минусы: нельзя вырезать постоянную составлющую ибо допустимо 9 одинаковых бит подряд и даже больше в паузах, эквивалентое кодирование 8B/10B было бы эффективнее, к примеру. ARINC-429 (используется в авионике, кодирование с возвратом к нулю). Плюсы: используется в области моей деятельности, прост. Минусы: трехуровневое кодирование (а хочется двухуровневое). широкий спектр, нельзя вырезать постоянную составляющую, низкие скорости (менее 100KBit/s). MIL-1553 (т.н. Манчестер-2, так же "военный" и авиационный интерфейс). Плюсы: нет постоянной составляющей, это стандарт ГОСТ. Минусы: не самое эффективное кодирование, потому широкий спектр, не очень большая скорость (<1MBit/s), "тяжелость" стандартной обвязки. Fibre Channel. Плюсы: Очень быстрый, то, что надо. Минусы: Реализуем только с помощью специализированных дорогих ИМС (на ПЛИС, полагаю, сложно), слишком сложный и узкоспециализированный, для простого межплатного обмена не подойдет. PCI-Express. Минусы: слишком сложный, только для межплатного взаимодейсвия, на ПЛИС не реализуешь. SPI. Минусы: синхронный, соединить две деревни по витой паре типа "полевка" невозможно. Если ничего подобного не подвернется, возникла идея о реализации приемопередатчика типа 4B/5B или 8B/9B на VHDL/Verilog для ПЛИС. Если получится что-либо "достойное" результат можно "выложить" в сети и получится что-то типа "Open Serial Bus".... $-) Не критикуйте за "Пионерство".

Есть передатчик и приемник на VHDL. Занимался этим давно, наверняка, сейчас бы cделал все совсем иначе... "голый" приемник и передатчик прикрепляю... arinc_in.vhd.txt arinc_out.vhd.txt