Перейти к содержанию
    

Alex77

Участник
  • Постов

    721
  • Зарегистрирован

  • Посещение

  • Победитель дней

    1

Сообщения, опубликованные Alex77


  1. а лицензия у него старая подойдет?

    Насколь я в курсе в лицензии указан период времени, соответственно если устанавливается более новый софт - то он не работает.

    так что смотрите на дату(версию) в файле лицензий.

  2. Добрый день, кто имел опыт работы с basys3 от digilent?

    Каким образом происходит загрузка прошивки и отладка? Кроме самой платы что-то еще нужно иметь, чтоб начать обучение?

    1) А прочитать документацию на плату религия не позволяет ?

    2) среда разработки vivado

    3) букварь по hdl

    4) итд

  3. Начал осваивать vivado.

    При попытке implementation запускается - и все, остается в таком состоянии бесконечно.

    Если остановить выполнение, то в логе появляется вот такое:

     

    reset_run synth_1 -noclean_dir

    WARNING: [Vivado 12-1017] Problems encountered:

    1. PID not specified

     

    Что это такое и что мне с ним делать?

    Телепаты в отпуске.

    Посему как в анекдоте "доктор. у меня стук в подвале. что делать?"

    Каков вопрос - таков ответ.

    Версия виндов или линух ?

    Версия вивады ?

    Проект тестовый или ваш.

    Раньше все работало ?

    А что делали перед тем как упало ?

    ПС: гугол рекомедует в виндах послать на три буквы все процессы связанные с вивадо ну или перезагрузиться.

  4. Кристалл верный, метод тоже..

     

    если пробую прошить epcs выдает ошибку - Error: Can't configure device. Expected JTAG ID code 0x0100A0DD for device 2, but found JTAG ID code 0x102000DD.

    А если кристалл напрямую то - Error: Can't configure device. Expected JTAG ID code 0x102000DD for device 1, but found JTAG ID code 0x0100A0DD.

    Без понятия как в альтере, а у ксйлинса было похоже : в утилите "загрузчика по JTAG" требовалось указать правильный номер (порядковый) по цепочки JTAG нужной микросхемы. для вашего случая надо поменять 2 на 1. как то так. ИМХО.

  5. Так откуда мне было знать что этого мало. Попробую Ваши настройки. А что последние 3 означают? Для успешной компиляции я указывал только пины и стандарты (как и раньше в ISE).

    дык как раз про то что и не хватало - вивадо и пишет в "варнингах" (про пины режима загрузки

    set_property CFGBVS GND [current_design]

    set_property CONFIG_VOLTAGE 1.8 [current_design]

    set_property CONFIG_MODE S_SERIAL [current_design]

    )

  6. Вести с полей:

     

    Vivado HLx 2015.4 Update 1

    ( providing production support for XCVU065 (-1&-2) and XCVU125 (-1&-2), bitstream support for XCVU125, 12.5Gbps line rate for Kintex UltraScale -1LV parts and SSN support for XCKU095-FFVA1156)

     

    PetaLinux - 2015.4

     

    SDSoC - 2015.4 Full Product Installation

  7. Подскажите пожалуйста, как параллельно запустить трансляцию прошивки с разными параметрами в ise?

    Есть 2 сервера IBM в каждом по два intel xeon.

    Как мне запустить одновременно 4 прошивки с разными параметрами на 4 процессорах? одна прошивка на один процессор.

    Заранее Спасибо )))

    1) ise на xeon запускается ?

    2) сервер виндовс или линукс ?

    3) хелп на ise читали ?

  8. для ise и еже с ними важно скорость процессора и памяти.

    размер памяти на один проект (потребный) оговорен на сайте (чтото максимум около 32 гб на самый жирный проект)

    линух или виндовс - это вопрос религии. вся разница в том что в "паралель" разводки запускаются в винде только на единственной машине а под линухом на нескольких (те один дорогой и мощный или несколько попроще) но в сумме по деньгам в принципе одинаково.

    тк много поточность у ise слаба то на процессоре с 4 ядрами хорошо запускается 3 разводки одновременно.

    ОффТоп

    В вивадо потребности в памяти урезаны раза в два и нет разницы в запуске в паралель (покрайней мере я не знаю)

     

    Все остальные измышления от лукавого (в плане вычислительной мощности).

  9. ug904 глава 1.

     

    На 4 ядерном процессоре i5-4670 3.4GHz память 16 и SSD win7 64bit

    Устанавливая различные значения set_param general.maxThreads 1,2,3,4,8. Устанавливал в tcl-console и занулял файлы синтеза/имплемента. время смотрел в Design Runs.

    На примере CPU (HDL) Large mixed-language RTL project получил (без усреднения значений) мин.сек

    xc7v585tffg1157-2

     

    maxThreads - синтез - имплемет - процент - процент

    1 - 4.14 - 7.59 - 100% - 100%

    2 - 3.51 - 5.26 - 90% - 68%

    3 - 3.32 - 4.47 - 84% - 60%

    4 - 3.40 - 4.44 - 87% - 60%

    8 - 3.37 - 4.35 - 85% - 57%

     

    Для моего случая оптимум N-1 потоков те 3. (остаётся один процессор для работы самих виндовс).

  10. По подробней плиз.

    ug904

    глава

    Multithreading with the Vivado Tools

     

    "A general limit also applies to all tasks and is based on the OS. For Windows systems, the

    limit is 2; for Linux systems the limit is 8. The limit can be changed using a parameter called

    general.maxThreads. To change the limit use the following Tcl command:

    Vivado% set_param general.maxThreads <new limit>

    where the new limit must be an integer from 1 to 8, inclusive.

    Tcl example: On a Windows system:

    Vivado% get_param general.maxThreads 2

    This means all tasks are limited to 2 threads regardless of number of processors or the task

    being executed. If the system has at least 8 processors, you can set the limit to 8 and allow

    each task to use the maximum number of threads.

    Vivado% set_param general.maxThreads 8"

  11. В Vivado - да. В Linux - 8 ядер, в Windows - два

    Это настраивается для виндов. так что счёт 1:1

     

    А если еще контрл альт дел нажать во время мапинга, пласинга, рутинга, то мы увидим что из запущенных 2 и 4 процессов, один грузит процессор процентов на 35, а другой вообще в 0 стоит. Единственное влияние многопроцессорного мапинга я заметил в том что иногда временной отчет не открывается с ошибкой, решение убрать многопроцесорность, прям на сайте ксалинкс написано:) В винде реально у них чего-то ничего не получилось. Может на линуксе работает нормально, не проверял....

    Ссылку пложалуста на сайт...

     

    Изменилась какая-то маленькая часть.

    Я знаю о 2-х: smartguid и введение топологических ограничений, когда какой-то модуль жестко фиксируется в ПЛИС. Я не смог разобраться, как именно работает smartguid, если я ее просто запускаю, то не вижу чтобы время сборки проекта уменьшилось, и временные параметры тоже могут ухудшаться.

    Из хелпа:

    Use SmartGuide technology at the end of the design cycle, when your timing requirements have been met and you are making small design changes. A small design change typically is contained within a module. Other design changes that work well are changes to pin locations, attributes on instantiated components, relaxing timing constraints, adding a ChipScope™ Pro core, or other similar changes.

    Ваши изменения попадают под это описание ?

    ПС: на своих проектах особо разницы по времени не заметил. (да и проект был маленький).

  12. Это понятно всем, кроме тех, кто устанавливает сроки и платит деньги. Им нужно хоть как-то обосновать переработку блока.

    А сама микросхема плис какая и выпускается ли она ещё? Когда у неё EOL ? Если есть перспектива не купить нужную микросеху - то тогда в перед к "НИР" по осваиванию современной плис и тд... Вот и будет обоснование.

  13. What’s New

    Beginning with this Vivado® Design Suite 2015.4 release, the high level synthesis tool,

    Vivado HLS becomes free of charge and gets in cluded in all Vivado software editions. To

    denote this change, Xilinx introduces Vivado Design Suite HLx Editions. These new HLx

    Editions include HL System Edition, HL Design Edition and HL WebPACK™ Edition. These

    editions enable a new approach for designing All Programmable FPGAs, SoCs and reuseable

    platforms with ultra high productivity. All HLx editions include Vivado HLS high level

    synthesis, Vivado IP Integrator, LogicCore IP-subsystems, and the full Vivado

    implementation tool suite to enable mainstream users to readily adopt the most productive

    and advanced C and IP based design flows.

    Users can realize a ten to fifteen times producti

    vity gain over traditional approaches after

    adopting all or a subset of the following:

    1. C based design and optimized reuse

    2. Reuse of IP sub-systems

    3. Integration automation

    4. Accelerated design closure, as explained in the new

    UltraFast™ High-Level Productivity

    Design Methodology Guide

    (UG1197)

     

     

    Новые плисы:

    XCZU9EG

    XCKU9P

     

    HLS начиная с 2016.1 не будет поддерживать Spartan-6 or Virtex-6

     

    http://www.xilinx.com/support/documentatio...all-license.pdf

  14. Offtop

    1) если интересуетесь процессорами, то нужно освоить софт для хоста - это линуксные утилиты gcc, gdb, llvm, qemu и т.д. так как виндовс это убогая система для офисных работников, то ни в проф. сообществе не в среде опенсорсников оно не используется и соответственно код для винды не разрабатывается (некоторые уже готовые продукты портируются). чтобы как-то скрасить убогую виндовзную жизнь были придуманы костыли типа cygwin, msys и т.п. но в родной среде все это работает гораздо лучше

    Вот давайте без "религии"...

    САПР для Алтеры и Ксайлинса под что был разработан изначально??? ну никак не под "в проф. сообществе не в среде опенсорсников" а под "голимую" "убогая система для офисных работников" итд итп.

    "Мухи и котлеты по отдельности"

  15. Позволяет конечно.

    Только мне нужна полноценная версия с поддержкой девайса XC7V2000T. В Web Edition наверное вообще нет его поддержки. И я не уверен, что к нему подойдут файлы поддержки этого чипа от 2015.2.

    А, там можно и полную скачать... Спасибо за подсказку. Ещё бы ключи от предыдущей версии подошли.

    Инсталятор один - все зависит от выбора опций при установки + наличия файла лицензий. НО никак от "файлы поддержки этого чипа от 2015.2" - это вообще бред.

    Вёртексы 7 есть только в платной версии.

  16. В системе есть память, которая тактируется от отдельного генератора. MicroBlaze и вся остальная система тактируется от другого генератора.

    MicroBlaze через блок AXI Interconnect имеет доступ к данной памяти. Учитывает ли блок AXI Interconnect, что в системе два источника тактирования?

     

    PS

    Судя по тому, что память не читается, так делать нельзя?

    Я что то не понял.

    Почему ( зачем ) используется ДВА "процессор систем ресет" ???

    и до кучи две тактовых clock и mem_clk ???

    ps "в теории" axi-шина допускает использование различных тактовых на своих шинах. однако я не помню (надо читать) какие они должны быть (тактовые) кратные ? или совсем асихнхронные ?

×
×
  • Создать...