silica

File -> Fabrication output или Assembly output -> Test Point report.

Извиняюсь правильно [email protected]

Ищется инженер. Требования: 1.аналоговая и цифровая схемотехника. 2. навыки программирования. 3. английский- свободно читать,писать. Схемы-Оркад(основной). Программирование- National Instrument. зарплата от $700(обсуждается) Писать на [email protected]

Куплю плату или возьму напрокат с CY7C68001. Нужна в качестве Development Kit.

Извини... Не в национальной. Но всетаки мы все тут инжинеры и работаем по этой специальности не один год. Я лично не встречал такую зарплату в гривнах. Поэтому и позволил себе шутку, надеясь на понимание. Ище раз извиняюсь.

Это был тест :)

Ищется Человек :) Работа в районе Поздняков. Работа связана с дизайном плат в Аллегро. Разброс сложности от однослоек до 30 слоек. Скоростные сигналы и т.д и т.п. Приветсвуется техническое образование (электронщик, радиоинжинер ....) и опыт работы. Знание различных КАДов тоже приветсвуется. Кандидату необходимо будет обучение в течение двух- четырех месяцев. Оплата на период обучения в районе 1000. Дальнейший рост возможен. Резюме высылать на [email protected] Туда же писать если необходимы более точные данные. Спасибо

:) я понимаю что они хотят сказать. Просто я не понимаю откуда току взятся в нарисованом ими контуре.

Не в первый раз в даташитах у сабжа встречаю картинку где они рисуют путь тока через ключ - диод- выходной конденсатор(см. картинку). Так и не понял что они хотят этим сказать. Может у кого нибудь есть идеи?

Формулы то есть. В той же Черной Магии, просто смысла не вижу расчитывать на таком малом расстоянии. А если очень хочется то POLAR. Просто ставишь плэйн на большом расстоянии что бы он не влиял на возвратный ток.

Обидно. А то есть експириенс по работе (высокоскоростной дизайн) а английский только письменный. Для меня это интересное предложение. Но увы :(

Подскажите, что на этой плате является микрополосковыми линиями? Если сопротивления не будут сохранены, то потребуется изменение номиналов схемы согласования с антенной или же будут более серьезные последствия? А нету там расчетных микрополосковых линий :) Взяли FR-4 который под руку попался и сваяли. Можешь с таким же успехом использовать стандартный 62 милсовый или 93 текстолит. P.S. Согласованием тут и не пахнет если грубо посчитать то импеданс линий будет сотни ом.

Вопрос в другом. Я расчитаю импеданс по одному и поставлю галочку "проверять импеданс" а в процессе производства для подгона этого самого импеданса мне изменят сильно ширину проводника. Так вот чем лучше я просчитаю тем точнее будет соответсвие между платой в САДе и реальной.

Спасибо. Я это понимаю :) Просто это мне нужно знать для расчета волновых сопротивлений. Я понимаю что то что я посчитаю не имеет значения :) Но для успокоения совести мне все таки необходимо знать насколько производитель поменяет ширину проводника.

Извиняюсь не падстека а стекапа :)

Подскажите при расчете толщины падстека. Если слой сигнальный то проводники вдавливаются в препрег. Их толщину нужно учитывать или нет?

Подскажите возможно ли вывести в Capture на схему подключение скрытых пинов?

Сенкс у irf я не нашел драйвер с duti cycle 0-100 а у линеара не искал, дорогие они :). придется делать отдельный бутстрап как вы предлагаете.

Подскжите как попроще сделать верхний драйвер с управлением 0-100%

Тогда еще вопрос :) . Какие препреги вы используете? Меня интересуют 3 милса (1080) и 5 милс(2116) и ядро 5 милс.

Так вот меня и интересует между какими слоями формировать дрилы. Например: _____1__2___3__4 1L----||----------||--------------------- 2L----||---||-----||--------------------- 3L----||---||----------||---------------- 4L----||---------------||---------------- Для 1 отверстия необходимо формировать дрил включающий в себя 1L,2L,3L,4L Для 2 отверстия необходимо формировать дрил включающий в себя 2L,3L Для 3 отверстия необходимо формировать дрил включающий в себя 1L,2L Для 4 отверстия необходимо формировать дрил включающий в себя 3L,4L Я все правильно понимаю?

Как в PCAD200X создать файл сверловки если существуют buried & blinded via ? Это получается что необходимо создавать несколько файлов сверловки? И я так понимаю что необходимо дополнительное описание которое показывает как расположены слои?

насчет реасигментов обнаружил интересный эффект. Если хоть одно поле имеет отличие то они сохраняются. Мда... Продукт хорош, но много неудобных мелочей.

Возможно ли в Кадстаре создание контактной площадки произвольной формы?. Чего то ни в хелпе ни в документации найти не смог :( И еще вопрос почему не сохраняются реасигменты в своих падсах!!!

У же 2 года не работаю. на вроде бы но был тотже вопрос. И если память не изменяет при использовании PAD цепь от нее не отключается. По крайней мере я тогла решал так. Я ошибся не при перезаливке а при перезагрузке нетлиста, все что отсутсвует в схематике будет отключено, а при перезаливке и виа неты не теряют :)