DeadCadDance

Прошу простить. Просто обсуждение данной темы переместилось в другую. ТАМ я привёл источники, откуда я взял такие цифры. Всё ещё хуже. Производитель не может выбросить несколько сотен тысяч ПЛИС. Поэтому зачастую испытывает иногда всего 3 микросхемы. Иногда даже ОДНУ И на основании таких, с позволения сказать, "испытаний" выводятся (математическим путём) цифры по надёжности. Кстати, да. Тип корпуса тоже вызывает сомнения. Как может ПЛИС надёжно работать 1000 лет в условиях даже средней вибрации (например от вращения вентилятора) если у неё 600 с лишним манюсеньких шариковых выводом на квадрате 25х25 мм?

Тут ещё зависит что за приложение, в котором Вы используете ПЛИС. Одно дело какие-то медленные процессы. А другое дело когда плис молотит на Гигагерцах сложнейшую логику и сдвиг (или пропалание) сигнала даже на 1 мкс на любом из 400 I/O пинов означает катастрофу.

Тут ещё такое дело... Что считать отказом. Вот если у Вас ПЛИСина мониторя CRC обнаружила, что один битик в блоке CRAM "битый" и быстренько перезгрузила конфиг и на работе системе в целом это никак не отразилось - такие отказы у Вас считаются отказами? Счетчики их считают? Меня интересуют ВСЕ виды сбоев, а не только опасные

Вот именно. А если оставить только отказы, то MTTF вообще миллионы лет будет Меня тоже такая "статистика" мягко говоря смущает. Поэтому я спрашиваю тут народ, который имеет большой опыт работы с ПЛИС, о РЕАЛЬНОЙ, а не полученной математическим путём, статистике сбоев ПЛИС

Расскажите поподробней о Вашей практике. По какой методе определяли: был сбой или нет (ведь обнаружить сбой тоже дело не простое - они хитрые бывают, сразу и не заметишь) и какую частоту сбоев наблюдали? Ну вот к примеру. Для 65 нм стратикса III производитель пишет, что его FIT = 9,5 Это значит что за миллиард часов произойдёт в среднем 9,5 сбоев Это значит, что 1 отказ происходит в среднем за 12 тысяч лет А я что говоря про FIT в районе 9,5 ... 50 отсебятину что ли несу? Я тоже пользуюсь только официальной инфой от производителя

Да они в своих reliability отчётах могут хоть миллионы лет наработки до первого сбоя написать, но всем очевидно, что это "успехи" они сами себе нарисовали. Что "так оно и есть"? Что среднее время работы ПЛИС до первого сбоя десятки миллионов часов? С физикой и химией в школе не дружили?

Когда производитель говорит о десятках и сотнях тысяч лет средней наработки до первого отказа - "моя рука тянется к маузеру"© Тут и к бабке ходить не надо, чтобы понять, что производитель "брешет как сивый мерин". За 100 тыс лет даже камень на атомы распадётся, а тут такая тонкая и хлипкая штука из деталек размером нанометры По моим представлениям в SRAM-based ПЛИС с 100 тыс вентилей и 1Мб пользовательской оперативки сбой будет происходит в среднем каждые несколько дней непрерывной работы. Но производители никогда об этом не напишут из боязни, что тогда никто не будет покупать их продукцию. Но они зря боятся: в большинстве применений сбой ПЛИС не опасен. Более того, в большинстве случаев пользователь его даже не заметит

А кто как имитирует SEU? Или как правило "НИКАК"?

Почему "внешним". Во всех application notes voter нарисован ВНУТРИ ПЛИС

Тоже такая мысль пришла, когда почитал отчёты производителей (интел, ксайлинкс, актель) по надёжности, из которых вытекает, что среднее время работы до первого сбоя у ПЛИС составляет сотни, тысячи и десятки тысяч лет

Никто с таким не сталкивался?

Наверное это придется на ПЛИС писать свой самопальный протокол, который на скорости 1 Гбит/сек будет постоянно гнать 20 битный блок (2 байта + 4 контрольных бита) с паузой/преамбулой 10 бит. Ибо в микроконтроллерах onboard периферийные ethernet порты соблюдают стандарт (7-ми уровневая модель оси и прочая хрень) и потому имеют бешеную латентность Так?

А латентность Вас не интересует? Важен только бод рейт?

нет. это не так Ответ очевиден. "Проклятые маркетологи"

Но они в плане надёжности похуже антифусед, но зато перепрограммируемые

Не надо врать. FIT/Mb приводят производители Я же написал: Не читали? Понятно. Спешка и невнимательность никогда ещё никого до добра не доводили Вы считаете, что если радиации нет, то ПЛИС может проработать бесконечность лет без сбоев?

Или потому что ПЛИСовод ламер, не читавший даташитов и не знающий даже основ электроники и закона Ома. Эта причина, кстати, наиболее частая причина отказов устройств на базе ПЛИС в России

К тому, что антифусед юзать не хотелось бы. Поэтому интересно было бы узнать, как народ изгаляется, чтобы вместо антифусед воткнуть SRAM-based и при этом не боятся за надежность

Производители, руководствуясь маркетинговыми соображениями, врут, приводя в своей документации такие FIT-ы, что если по ним посчитать MTTF, то получается что среднее время до отказа у ПЛИС - это сотни, тысячи и десятки тысяч лет. Где взять реальные данные по надёжности ПЛИС? К примеру в стойке 50 ПЛИС. Стойка находится на уровне моря (это важно для подсчёта радиации). Средняя температура воздуха в стойке +60. Влажность 100% Как мне посчитать через сколько (в среднем) у меня произойдёт первый сбой ПЛИС? А сколько всего за 10 лет будет сбоев?

Ну почему же бестолку? Если сбой коснётся только одной из 3-х частей ПЛИС, то система этого даже не заметит и будет работать как работала. Т.е. если какой-то битик в одной из 3-х копий несанкционированно перевернулся из-за помехи или радиации или ещё из-за чего-нибудь, то две другие целые копии спасут ситуацию. Разве нет? Если даже сами производители ПЛИС рекомендует для mission critical генерить троированную прошивку. Вы ВРЁТЕ. Из первого, что всплывает в памяти: есть ECC, есть фоновая проверка CRC CRAM в рунтайме. А актеля есть аппаратно троированные выходные триггеры. Из не аппаратных средств есть поддержка safety проектов в средах разработке и IP ядрах anti-fused? Я так и предполагал, что в реально ответственных применениях SRAM-based не используют. А значит и Xilinx и Altera (Intel) идут лесом. Чтобы там не говорили маркетологи.

А на другие вопросы почему не ответили? ЧТО конкретно применяют и КАК применяют. Может там "собака порылась"? Может там какие-то особые ПЛИС, сделанные по спецзаказу и плюс там все затроировано по самое не балуйся

"На Марсе" понятие растяжимое. Одно дело если ПЛИСину используют для сжатия видеопотока, а другое дело - если она управляет вездеходом. В первом случае если ПЛИС выйдет из строя - будет просто немного обидно. А во втором случае если ПЛИС выйдет из строя - это конец всей миссии RobFPGA Теперь Вы поняли к чему я клоню? А на другие вопросы почему не ответили? ЧТО конкретно применяют и КАК применяют. Может там "собака порылась"? Может там какие-то особые ПЛИС, сделанные по спецзаказу и плюс там все затроировано по самое не балуйся

Известно какой. Выше я говорил, что у некоторых MCU есть эзернет порт на борту

В SRAM -based ПЛИС слетает конфигурация