Лидеры

Читаю: "Функциональная схема сервопривода с адаптивным управлением". Красн., оранж., корич. SB1, SB2. R1 4.7к, R2 4.7к, +, -, +5 В, к выв. 14 DD1. Схема нарисована голубыми ровными линиями на черном фоне. Текст написан твердым крупным почерком, гостовский шрифт. Про диплом - поздно спохватились, защиты дипломов уже почти завершены. Идите в армию - там осенний прИзыв еще не начался, и там не спрашивают, как что работает. PS. "pulce" 🙂 в переводе с итальянского - блоха. PS2. Если скажете, что MCU модели PIC16F628A (а это реально он по распиновке), то за диплом сразу "отл" поставят. PS3. Ващета, дипломная работа (выпускная квалификационная работа) предполагает, что эту схэму разработал сам защищающийся. Не срисовал, не купил, а разработал сам, и сам знает, как она работает. Вроткампот, эти "дупломники" ведь через 3-5 лет станут ынжынэрами, будут поднимать росс.пром, импортазамещать...

интересно, что ответят мамкины радиолюбители по функциям альтиума, которых физически нету в противовес модератору, который фактически в команде разработчиков альтиума

Vivado 2021.1 PC: Intel Xeon W 2145 , DDR4 - 32GB, Platform- LENOVO ThinStation P520

ElectCalc74.zip

Конечно. 1. Hasfootprint('SMD0603') 2. IsTrack Но тогда вы поднимаетесь в более высокий класс по всей плате. т.е. смысл зажимать именно здесь, а в других местах делать шире теряется.

Разобрался с 10G линком для Titan 2. Может будет полезно. Проверено на плате Alinx AXP-390 для одного канала. https://github.com/boikovaleksandr/axp390-pangomicro-titan2-raw-10g-link

походу ИИ какого-то пылесоса дорвался до интернета и решил изучать схемотехнику на этом форуме

Помнится, было дело тут на форуме: кто-то скидал простой, но затратный на сборке проект под Quartus (как бы не для Cyclone II), и все желающие могли собрать его на своём железе и выложить результаты -- была какая-то более-менее объективная оценка эффективности сборочной машины. Может тоже так же сделать: скидать проект под Vivado, например, на Artix7-200, и выложить, чтобы все желающие могли попробовать и доложить какие-то более-менее объективные результаты? Показать: конфигурация РС, время сборки в формате: IP ядра. Синтез. P&R. Общее время. Вот только состав проекта надо подобрать, чтобы там не было перекосов, чтобы все компоненты равномерно задейстовались: комбинационная логика, флопы, блочная память, IP ядра (как минимум PLL, а ещё, может PCIe), DSP блоки (но без фанатизма). Может есть что-то готовое на примете? Думается, такое было бы и интересно многим, и полезно.