sybirman
Участник*-
Постов
26 -
Зарегистрирован
-
Посещение
Репутация
0 ОбычныйИнформация о sybirman
-
Звание
Участник
- День рождения 19.09.1983
Контакты
-
Сайт
Array
-
ICQ
Array
Информация
-
Город
Array
-
приветствую. решил снести ISE 10.1 и установить 11.3. Установил ISE 11.3 и QuestaSim 6.5. Таблетками их вылечил. Далее решил скомпилировать библиотеки хилых для квесты. Делал все как для 10.1. При попытке скомпилировать - получил ошибку. Скриншот прикреплен. Я не понимаю что он от меня хочет, вроде бы все пути прописаны правильно. Помогите разобраться. проблему решил. снес нахрен квесту и поставил моделсим 6.5. в данный момент идет компиляции и пока что ошибок нет. кстати в свойствах проекта (там где надо выбрать используемый симулятор), нету квесты, есть только моделсим и другие. получается что для квести в принципе нельзя скомпилить библиотеки для 11.3 версии ISE?
-
Как найти сопростивление
sybirman опубликовал тема в В помощь начинающему
Решаю задачки. Столкнулся вот с такой. Как найти полное сопротивление: Вот если бы не было R4, то тут все легко: Rtotal = R2 + [ R1 || (R3 + R5) ] все портит R4. Дайте, пожалуйста, подсказку как вычислить .... resistor.bmp -
ищу книгу
sybirman опубликовал тема в Образование в области электроники
http://www.amazon.com/exec/obidos/tg/detai...ER&v=glance Есть ли на форуме обладатели электронной версии данной книги? Прошу поделиться, если не жалко :) -
тех процесс
sybirman опубликовал тема в В помощь начинающему
Что имеется ввиду, когда говорят технолог. процесс 90 нм, 180 нм, 45 нано? это размер какого-нибудь стандартного элемента И или ИЛИ? -спасибо -
3 вопроса
sybirman опубликовал тема в Языки проектирования на ПЛИС (FPGA)
специалисты, поделитесь знаниями плиз ... 1) какие пути решения проблемы в 4м вопросе вообще существуют? 4 вопрос 2) тот же сайт, но вопрос 8. делитель на 5. module dv5 ( clk, rst, dv5 ); input clk; input rst; output dv5; reg [2:0] q; wire b; reg b_d1; always @(posedge clk or posedge rst) begin if (rst) q <= 3'b000; else if (q[2]) q <= 3'b000; else q <= q + 1; end assign b = ~|q[2:1]; always @(negedge clk or posedge rst) begin if (rst) b_d1 <= 1'b0; else b_d1 <= b; end assign dv5 = b | b_d1; endmodule сделал, работает. есть ли способ более простой? 3) 12 вопрос. буфер - нужен для задержки. а для чего обратная связь? -thanks -
Стивен Кочан
sybirman опубликовал тема в Программирование
Друзья, есть ли в природе электронная версия книги (бесплатная, на англ желательно)? Уж, очень не хочется покупать. Programming in C by Kochan, Stephen -
прошивка фпга
sybirman опубликовал тема в Работаем с ПЛИС, области применения, выбор
1) подскажите, почему после выключения питания, прошивка в фпга слетает? 2) и как сделать так, чтобы прошивка оставалась там (пока я сам не захочу ее сменить) ? и еще один вопросик. У кого есть данный кит - поясните, плиз, смысл этой таблицы - Table 4-1: Spartan-3E Configuration Mode Jumper Settings (Header J30 in Figure 4-2), я не понимаю. -спасибо -
Продаю Xilinx Parallel Cable IV (купил 1.5 года назад в www.xilinx.ru , ни разу не использовал) http://www.plis.ru/page.php?id=106 Санкт-Петербург
-
а я даже и не изучал документ документ, просто открыл, смотрю команды есть, все в цвете. вот решил и поделиться :)
-
OVM обновился
sybirman ответил des00 тема в Методы и средства верификации ПЛИС/ASIC
заказал книгу на амазоне, как прийдет , постараюсь отсканить и поделиться , если конечно кто-нибудь не опередит меня :) -
OVM обновился
sybirman ответил des00 тема в Методы и средства верификации ПЛИС/ASIC
я был на этом сайте www.ovmworld.com вот как раз по ссылке OVM Book открывается страница с книгой Step-by-Step Functional Verification with SystemVerilog and OVM а документы пдф из ovm-2.0.zip по содержанию, не соответвуют содержанию книги, поэтому и попросил поделиться ... -
OVM обновился
sybirman ответил des00 тема в Методы и средства верификации ПЛИС/ASIC
“Step-by-Step Functional Verification with SystemVerilog and OVM” если кто-нибудь встречал в электр виде, поделитесь плиз