Serg_AS
Участник-
Постов
66 -
Зарегистрирован
-
Посещение
Репутация
0 ОбычныйИнформация о Serg_AS
-
Звание
Участник
Информация
-
Город
Array
-
Какая может быть причина? При попытке экспортировать PCB в Spectra DSN ошибка: --------------------------- Ошибка --------------------------- IO_ERROR: Компонент со значением '' имеет пустое обозначение. из C:/Jenkins/workspace/windows-kicad-msys2-stable/src/kicad-4.0/pcbnew/specctra.cpp : ThrowIOError() : line 144 Не удалось экспортировать, пожалуйста исправьте и попробуйте еще раз. --------------------------- Version 4.04-stable, relase build wxWidgets 3.0.2 Unicode and Boost 1.57.0 Platform^ Windows 7 (build 7601, Service Park 1), 64-bit edition, 64 bit
-
Вопросы начинающих 2015г
Serg_AS ответил Uladzimir тема в Altium Designer, DXP, Protel
Спасибо большое! Оказалось очень удобно: отметил несколько цепей и видно, что доразводить.. -
Вопросы начинающих 2015г
Serg_AS ответил Uladzimir тема в Altium Designer, DXP, Protel
Это не выделенная цепь, она постоянно такая. Как называется такая возможность? Не могу найти описание в документации. -
Вопросы начинающих 2015г
Serg_AS ответил Uladzimir тема в Altium Designer, DXP, Protel
Обнаружил в проекте несколько цепей с клетчатым выделением. Что это может означать? -
В этом проекте никаких директив на схеме нет. Проблема возникла после того, как я подвигал участки PCB. Потом попробовал сделать Update PCB , чтобы проверить все ли цело и увидел проблему. Вот кусочки двух RUL файлов (первый - хороший) Это Clearance 0.5mm между (IsRegion AND InNet('GND') AND OnLayer('Top Layer')) и All SELECTION=FALSE|LAYER=TOP|LOCKED=FALSE|POLYGONOUTLINE=FALSE|USERROUTED=TRUE|UNIO NINDEX=0|SOLDERMASKEXPANSIONMODE=None|PASTEMASKEXPANSIONMODE=None|RULEKIND=Cleara nce|NETSCOPE=DifferentNets|LAYERKIND=SameLayer|SCOPE1EXPRESSION=(IsRegion AND InNet('GND') AND OnLayer('Top Layer'))|SCOPE2EXPRESSION=All|NAME=Clearance_4|ENABLED=TRUE|PRIORITY=1|COMMENT= |UNIQUEID=RAGFSOSL|DEFINEDBYLOGICALDOCUMENT=FALSE|GAP=19.685mil¶ SELECTION=FALSE|LAYER=TOP|LOCKED=FALSE|POLYGONOUTLINE=FALSE|USERROUTED=TRUE|UNIO NINDEX=0|SOLDERMASKEXPANSIONMODE=None|PASTEMASKEXPANSIONMODE=None|RULEKIND=Cleara nce|NETSCOPE=DifferentNets|LAYERKIND=SameLayer|SCOPE1EXPRESSION=(IsRegion AND InNet('GND') AND OnLayer('Top Layer'))|SCOPE2EXPRESSION=All|NAME=Clearance_4|ENABLED=TRUE|PRIORITY=1|COMMENT= |UNIQUEID=RAGFSOSL|DEFINEDBYLOGICALDOCUMENT=TRUE|GAP=19.685mil¶ Различие: DEFINEDBYLOGICALDOCUMENT=FALSE DEFINEDBYLOGICALDOCUMENT=TRUE Что это означает - не нашел пока.
-
Импорт Rules и "хорошего" проекта в "плохой" помог. Попробую поискать различия.
-
Спасибо, но Changed Rule не помогает. :( Помогает, если выключить (Differences Associated with Nets \ Extra Rules). Но какой в этом смысл? Но во всех других проектах в (Project>Project Options>Comparator) включены все опции, но при (Design\Update PCB Document) никаких попыток убрать Rule нет. И еще я заметил, что проблема связана именно с PCB: проблемы появляются, если перенести PCB из "плохого" проекта в "хорший". P.S. С причиной происходящего не разобрался, но "вылечил" копированием всей разводки с "плохой" PCB на "хорошую".
-
Update PCB Document - убирает PCB Rules
Serg_AS опубликовал тема в Altium Designer, DXP, Protel
После очередного редактирования платы столкнулся со странным. Схема и PCB одинаковые. Запускаю Design\Update PCB Document. Ожидаю получить пустой список различий схемы и платы. Однако, вижу в списке все PCB Rules (зазоры, толщины проводников, размеры отверстий и т.д..) Почему? Никогда такого не было. -
Macro Recorder
Serg_AS опубликовал тема в Altium Designer, DXP, Protel
Здравствуйте! Есть ли в Altium Designer возможность записать последовательность команд редактирования PCB и потом "проиграть" её на другом участке платы? -
Спасибо! Просмотрщик PADS Logic я пробовал, действительно хотел только SCH. Удачи!
-
Спасибо!
-
Спасибо. Про список цепей я понимаю. Просто какой-то дурацкий разговор с представителем фирмы. Мы: " PCB прислали, спасибо, пришлите пожалуйста ещё файл со схемой." Они: " Мы вам прислали полный проект, там и плата и схема...." Мы: " Плату - видим, схему - не видим." Вот я и подумал, может быть в PADS проект идет одним файлом, как в самом начале в Алтиум Дезайнере было, файлы *.DDB - и в нем куча всего.
-
Здравствуйте! Получили от фирмы Reference Design, создан в PADS, единственный файл с расширением .PCB. Скачал у Ментора просмотрщик Лайаута - он файл понимает и показывает Лайаут. Фирма утверждает, что это полный проект и он содержит также и схему. Такое возможно? Как посмотреть? Извините, если вопрос совсем дурацкий.
-
Спасибо! Пробую это делать. http://www.eeweb.com/toolbox/edge-coupled-...trip-impedance/ Что значат вот эти две величины? Odd (Z): 52.9 ohms Even (Z): 43.8 ohms
-
Нет, так рассуждать нельзя. Проводники связаны друг с другом не через опорный слой. (Или не только через опорный слой). Если проводники разместить близко, а опорный слой отодвинуть, то получится симметричная линия. Её сопротивление будет определяться параметрами диэлектрика, размером этих проводников и зазором между ними, а влияние опорного слоя будет минимальным т.к. он далеко.