Слетает прошивка с arriaV Опции

[bogaev_roman]

Ситуация следующая: при конфигурации ПЛИС некоторой прошивкой (ситуация регулярная, но наблюдается только с некоторыми прошивками) загрузка проходит нормально, устанавливается CONF_DONE, затем INIT_DONE, после чего происходит короткое падение питания ядра с 1.1 В до 0 В и ПЛИС уходит в перезапуск, питание восстанавливается. Эта ситуация происходит и при загрузке через JTAG и через EPCQ, наблюдается только на одной плате (их пара десятков) и только на одной ПЛИС (их на плате несколько и они одинаковые, установка другой ПЛИС на это место не помогла). Сам проект использует мало внутренней логики, но при этом задействует периферию полностью (все трансиверные каналы, 4 контроллера DDR3 и т.д.).
Если есть какие-либо идеи - с радостью выслушаю.

[Dima_G]

Если есть какие-либо идеи - с радостью выслушаю.

Глупое предположение: а может источник 1в1 барахлит?

[new123]

я бы в догонку еще ногу crc_error проверил сразу. Вдруг ловится это ошибка и альтера рестартует.
ну а так, ответ обычно сводится к тому, что плохое питание на плате.

Сообщение отредактировал new123 - Apr 3 2018, 12:08

[Dima_G]

Еще в качестве идеи: где-то закоротка на плате. Когда FPGA проинициализирована и пытается что-то вывести на пины - возникает КЗ и сброс.
Хотя конечно в таком случае бы VCCIO бы проседало, но мало ли..

[iosifk]

, после чего происходит короткое падение питания ядра с 1.1 В до 0 В и ПЛИС уходит в перезапуск,

Еще до загрузки можно провести jtag-сканирование и выяснить, не подключено ли что-то лишнее к плюсу или к земле... Или замыкания между выводами...
А если задействовано много выводов, то надо проверить SSO - "число одновременно переключаемых выходов" в соответствии с их стандартом. Т.е. если после загрузки переключается одновременно много выходов, то это может перегрузить внутренние шины питания.

[_Anatoliy]

А источник питания ядра на какой ток рассчитан? А то в моей практике были такие случаи из-за питания что ни в сказке сказать ни пером описать.

[Jury093]

Если есть какие-либо идеи - с радостью выслушаю.

у вас либо случайный дефект источника питания ядра на конкретной плате, либо системный дефект схематики узла питания ядра
первое выявляется отключением всех потребителей с источника и проверкой на расчетные параметры калиброванной нагрузкой
второе проверяется загрузкой во все фпга на любой из партии плат прошивки с синтетической нагрузкой, например групповые сдвиги и счетчики, чтобы внутри все двигалось и переключалось
и не хватает информации о структуре питания - все ядра на платах питаются с одного источника или с раздельных? мощности по входу на плату хватает?

[Inanity]

...после чего происходит короткое падение питания ядра с 1.1 В до 0 В...

Это как? Осциллограмму можно в студию? Судя по тому, что вы описали, ваш регулятор работает на пределе и отключается сам из-за перегрузки по току, далее конфигурация слетает, и регулятор снова приходит в себя. Достаточно ли емкости в цепи питания ядра?

[Lmx2315]

Это как? Осциллограмму можно в студию? Судя по тому, что вы описали, ваш регулятор работает на пределе и отключается сам из-за перегрузки по току, далее конфигурация слетает, и регулятор снова приходит в себя. Достаточно ли емкости в цепи питания ядра?

да правильно, увеличьте ёмкость кондёров по ядру , хуже не будет а выводы можно сделать.