реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Слетает прошивка с arriaV
bogaev_roman
сообщение Apr 3 2018, 12:05
Сообщение #1


Профессионал
*****

Группа: Свой
Сообщений: 1 086
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Ситуация следующая: при конфигурации ПЛИС некоторой прошивкой (ситуация регулярная, но наблюдается только с некоторыми прошивками) загрузка проходит нормально, устанавливается CONF_DONE, затем INIT_DONE, после чего происходит короткое падение питания ядра с 1.1 В до 0 В и ПЛИС уходит в перезапуск, питание восстанавливается. Эта ситуация происходит и при загрузке через JTAG и через EPCQ, наблюдается только на одной плате (их пара десятков) и только на одной ПЛИС (их на плате несколько и они одинаковые, установка другой ПЛИС на это место не помогла). Сам проект использует мало внутренней логики, но при этом задействует периферию полностью (все трансиверные каналы, 4 контроллера DDR3 и т.д.).
Если есть какие-либо идеи - с радостью выслушаю.
Go to the top of the page
 
+Quote Post
Dima_G
сообщение Apr 3 2018, 12:07
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 279
Регистрация: 2-07-08
Из: Новосибирск
Пользователь №: 38 699



Цитата(bogaev_roman @ Apr 3 2018, 19:05) *
Если есть какие-либо идеи - с радостью выслушаю.

Глупое предположение: а может источник 1в1 барахлит?
Go to the top of the page
 
+Quote Post
new123
сообщение Apr 3 2018, 12:07
Сообщение #3


Частый гость
**

Группа: Участник
Сообщений: 140
Регистрация: 30-11-17
Пользователь №: 100 438



я бы в догонку еще ногу crc_error проверил сразу. Вдруг ловится это ошибка и альтера рестартует.
ну а так, ответ обычно сводится к тому, что плохое питание на плате.

Сообщение отредактировал new123 - Apr 3 2018, 12:08
Go to the top of the page
 
+Quote Post
Dima_G
сообщение Apr 3 2018, 12:10
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 279
Регистрация: 2-07-08
Из: Новосибирск
Пользователь №: 38 699



Еще в качестве идеи: где-то закоротка на плате. Когда FPGA проинициализирована и пытается что-то вывести на пины - возникает КЗ и сброс.
Хотя конечно в таком случае бы VCCIO бы проседало, но мало ли..
Go to the top of the page
 
+Quote Post
iosifk
сообщение Apr 3 2018, 12:15
Сообщение #5


Гуру
******

Группа: Модераторы
Сообщений: 4 004
Регистрация: 8-09-05
Из: спб
Пользователь №: 8 369



Цитата(bogaev_roman @ Apr 3 2018, 15:05) *
, после чего происходит короткое падение питания ядра с 1.1 В до 0 В и ПЛИС уходит в перезапуск,

Еще до загрузки можно провести jtag-сканирование и выяснить, не подключено ли что-то лишнее к плюсу или к земле... Или замыкания между выводами...
А если задействовано много выводов, то надо проверить SSO - "число одновременно переключаемых выходов" в соответствии с их стандартом. Т.е. если после загрузки переключается одновременно много выходов, то это может перегрузить внутренние шины питания.


--------------------
www.iosifk.narod.ru
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Apr 3 2018, 13:08
Сообщение #6


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832



Цитата(bogaev_roman @ Apr 3 2018, 15:05) *

А источник питания ядра на какой ток рассчитан? А то в моей практике были такие случаи из-за питания что ни в сказке сказать ни пером описать.
Go to the top of the page
 
+Quote Post
Jury093
сообщение Apr 3 2018, 16:24
Сообщение #7


Знающий
****

Группа: Участник
Сообщений: 955
Регистрация: 11-01-06
Из: Санкт-Петербург
Пользователь №: 13 050



Цитата(bogaev_roman @ Apr 3 2018, 15:05) *
Если есть какие-либо идеи - с радостью выслушаю.

у вас либо случайный дефект источника питания ядра на конкретной плате, либо системный дефект схематики узла питания ядра
первое выявляется отключением всех потребителей с источника и проверкой на расчетные параметры калиброванной нагрузкой
второе проверяется загрузкой во все фпга на любой из партии плат прошивки с синтетической нагрузкой, например групповые сдвиги и счетчики, чтобы внутри все двигалось и переключалось
и не хватает информации о структуре питания - все ядра на платах питаются с одного источника или с раздельных? мощности по входу на плату хватает?
Go to the top of the page
 
+Quote Post
Inanity
сообщение Apr 3 2018, 16:28
Сообщение #8


Местный
***

Группа: Участник
Сообщений: 221
Регистрация: 6-07-12
Пользователь №: 72 653



Цитата(bogaev_roman @ Apr 3 2018, 15:05) *
...после чего происходит короткое падение питания ядра с 1.1 В до 0 В...


Это как? Осциллограмму можно в студию? Судя по тому, что вы описали, ваш регулятор работает на пределе и отключается сам из-за перегрузки по току, далее конфигурация слетает, и регулятор снова приходит в себя. Достаточно ли емкости в цепи питания ядра?
Go to the top of the page
 
+Quote Post
Lmx2315
сообщение Apr 3 2018, 16:59
Сообщение #9


отэц
*****

Группа: Свой
Сообщений: 1 728
Регистрация: 18-09-05
Из: Москва
Пользователь №: 8 684



Цитата(Inanity @ Apr 3 2018, 19:28) *
Это как? Осциллограмму можно в студию? Судя по тому, что вы описали, ваш регулятор работает на пределе и отключается сам из-за перегрузки по току, далее конфигурация слетает, и регулятор снова приходит в себя. Достаточно ли емкости в цепи питания ядра?


да правильно, увеличьте ёмкость кондёров по ядру , хуже не будет а выводы можно сделать.


--------------------
b4edbc0f854dda469460aa1aa a5ba2bd36cbe9d4bc8f92179f 8f3fec5d9da7f0
SHA-256
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th September 2018 - 21:49
Рейтинг@Mail.ru


Страница сгенерированна за 0.00902 секунд с 7
ELECTRONIX ©2004-2016