[khlenar 5]

Здравствуйте.

Есть двунаправленная шина данных inout [7:0] SD. Как определить SD в тесте в модельсиме. Если SD я определяю как wire или tri, то

при присваивании SD значения, ругается компиляция, если SD определить как reg, то ругается симуляция. Или шину данных при отладке нужно разделить на

input и output?.

[AlphaMil 0]

У меня шина I2C объявлена как inout. Никто ни на что не ругается, прекрасно моделируется.

[khlenar 5]

У меня тоже шина inout в quartus прекрасно синтезируется. А в модельсиме в тестбенче не знаю как с этой шиной работать.

[Джеймс 3]

Есть двунаправленная шина данных inout [7:0] SD. Как определить SD в тесте в модельсиме. Если SD я определяю как wire или tri, то

при присваивании SD значения, ругается компиляция, если SD определить как reg, то ругается симуляция.

wire - никто не должен ругаться.

Вот заготовка-болванка - все грузится успешно.

 

[khlenar 5]

Спасибо. У меня ругается когда в тестбенче я присваиваю что то шине данных:

 module test;
        bit [9:0] SA;
        wire [7:0] SD;
        ...
    
   mainmodole mod (
               .SA(SA),
               .SD(SD), // здесь SD inout типа
               ...
          );

initial begin
#100 SA = 8'b11001010;
#100 SD = 8'b01011001; // Здесь Модельсим ругается
...
#100 $stop;
end
...

 

Вот что то типа того.

[Джеймс 3]

Aa, понял. Нужно так:

 

inout SD_io;

reg enable;
reg SD_Data;
wire SD_io;

assign SD_io = (enable) ? SD_Data : 1'bz;

 

Все операции проделывайте над SD_Data и enable.

[khlenar 5]

Вот спасибо. А то и так и сяк пробовал и в инете что то не нашел.

 

Не. Модельсим все равно ругается. Я не понял, это в модуле или в тестбенче так.

reg enable;
reg SD_Data;
wire SD_io;

assign SD_io = (enable) ? SD_Data : 1'bz;

если в модуле, то у меня везде с шиной данных(inout) таким образом. Видимо придется пока разделить на input SD_input и output SD_output. В симуляторе квартуса работает все нормально.

[Джеймс 3]

тогда если хотите, присоединяйте весь нерабочий проект (или часть, но законченную(!) чтобы можно было сразу запустить)

[khlenar 5]

Все Джеймс, большое спасибо, заработало. Я просто не досмотрел у вас assign в assign SD_io = (enable) ? SD_Data : 1'bz;. Все четко заработало.

[ater_effigies 0]

Так что в итоге должно быть в модуле и в тестбенче написано, кто может объяснить?
Как в тестбенче подавать что-то на inout, если modelsim просит тип wire, а ему можно только через assign присваивать, соответственно, если уже присвоил сигнал на IO модуля, то не сможешь присвоить ничего в другом месте?

[andrew_b 14]

17 minutes ago, ater_effigies said:

Так что в итоге должно быть в модуле и в тестбенче написано

Должно быть написано одинаково, только управление Z-буферами инверсное.